造價通
更新時間:2025.05.17
嵌入式USB2.0主機控制器內核SIE的設計

格式:pdf

大小:305KB

頁數(shù): 3頁

完成了一種可應用于嵌入式USB2.0主機控制器的串行接口引擎SIE的IP軟核設計。討論了解碼、編碼、拆包、組包、CRC檢驗、數(shù)字時鐘提取和總線計時檢測等7個模塊的設計,并對設計結果進行了綜合及時序仿真驗證。結果表明,所設計的SIEIP核在功能和時序上滿足USB2.0協(xié)議要求。

基于FPGA的I2C總線主控器的設計與實現(xiàn)

格式:pdf

大小:482KB

頁數(shù): 3頁

I2C BUS(Inter Integrated Circuit BUS內部集成電路總線)是由Philips公司推出的兩線制串行擴展總線,是具備總線仲裁和高低速設備同步等功能的高性能多主機總線。結合DS1340(日歷時鐘器件)應用實例描述了采用FPGA模擬I2C總線的時鐘線SCL(Serial Clock)和數(shù)據(jù)線SDA(Serial Data),實現(xiàn)對DS1340控制的具體過程。

熱門知識

usb2.0高速主控器

最新知識

usb2.0高速主控器
點擊加載更多>>

相關問答

usb2.0高速主控器
點擊加載更多>>
專題概述
usb2.0高速主控器相關專題

分類檢索: