74HC138為:3至8線路解碼器/解復(fù)用器;反相;
特點(diǎn)
·解復(fù)用能力
·多種輸入使易于擴(kuò)展
·內(nèi)存芯片的理想選擇解碼
·主動相互排斥的輸出低
·輸出能力:標(biāo)準(zhǔn)
74HC/HCT138解碼器接受三個二進(jìn)制加權(quán)地址輸入(A0,A1,A2),當(dāng)啟用,提供8個相互排斥的有效(低電平輸出Y0至Y7)。"138"具有三個使能輸入:兩個低電平有效(E1和E2)和一個高電平(E3)上。每個輸出將高除非E1和E2低和E3是高。這使多個功能允許易于并行擴(kuò)大"138"1- 32(5號線到32線)解碼器,只有四個"138"集成電路和一臺變頻器。"138"可以用來作為8個輸出解復(fù)用器使用低電平有效使能輸入的數(shù)據(jù)輸入和作為選通使能輸入。未使用使能輸入,必須長期與他們適當(dāng)?shù)母呋虻偷臓顟B(tài)。"138"是相同的"238",但反相輸出。
注釋
1. CPD是用于確定動態(tài)功耗(PD為mW):
PD = CPD ´ VCC2 ´ fi + å (CL ´ VCC2 ´ fo)
其中:
Fi =MHz輸入頻率
fo=MHz輸出頻率
E (CL X VCC2Xfo) = sum of outputs
CL = output load capacitance in pF
VCC = supply voltage in V
2. For HC the condition is VI = GND to VCC
For HCT the condition is VI = GND to VCC - 1.5 V
74HC138為:3至8線路解碼器/解復(fù)用器;反相;
一般說明:
74HC138和HCT138是高速硅柵CMOS器件、和引腳兼容低功耗肖特基TTL(LSTTL)。它們被指定在遵守與JEDEC標(biāo)準(zhǔn)no7A。
74是一系列邏輯芯片代號,它多為上下兩排,每排7個腳,內(nèi)部為4個同樣的基本邏輯電路。HC表示內(nèi)部電路組成的半導(dǎo)體器件是MOS管,其它代號可見:http://wenku.baidu.com/link?u...
你好,74HC138:74LS138 為3 線-8 線譯碼器,共有 54/74S138和 &...
格式:pdf
大?。?span id="v2ctv7o" class="single-tag-height">447KB
頁數(shù): 11頁
評分: 4.3
DATA SHEET Product speci?cation File under Integrated Circuits, IC06 December 1990 INTEGRATED CIRCUITS 74HC/HCT163 Presettable synchronous 4-bit binary counter; synchronous reset For a complete data sheet, please also download: ? The IC06 74HC/HCT/HCU/HCMOS Logic Family Specifications ? The IC06 74HC/HCT/HCU/HCMOS Logic Package Information ? The IC06 74HC/HCT/HCU/HCMOS Logic Package Outlines Decem
格式:pdf
大?。?span id="05bfu7e" class="single-tag-height">447KB
頁數(shù): 1頁
評分: 4.4
利用 74HC573 驅(qū)動 LED 數(shù)碼管 1 到 4 顯示程序 利用 74HC573 驅(qū)動 LED 數(shù)碼管 1 到 4 顯示程序 ? ? ;****************************************** ? ? ORG 0000H ? ? MAIN: ? ? MOV P0,#0F9H ;送數(shù)字 1 ? ? CLR P2.4 ;置 LE 為低,開 74HC573,送 0F9H ? ? ACALL DELAY ? ? ;MOV P0,#0FFH ? ? MOV P2,#0FFH ? ? MOV P0,#0A4H ? ? CLR P2.5 ?