EDA技術與WHDL設計基本信息
作者:徐志軍 王金明 尹廷輝 等 合著者:王成華
定價:35.00元
出版社:電子工業(yè)出版社
頁碼:358 頁
出版日期:2009年
ISBN:9787121077555
開本:16
叢書名:普通高等教育"十一五"國家級規(guī)劃教材,電子信息與電氣學科規(guī)劃教材
1.1 EDA技術及其發(fā)展歷程
1.2 EDA技術的特征和優(yōu)勢
1.2.1 EDA技術的基本特征
1.2.2 EDA技術的優(yōu)勢
1.3 EDA設計的目標和流程
1.3.1 EDA技術的實現(xiàn)目標
1.3.2 EDA設計流程
1.3.3 數(shù)字集成電路的設計
1.3.4 模擬集成電路的設計
1.4 EDA技術與ASIC設計
1.4.1 ASIC的特點與分類
1.4.2 ASIC的設計方法
1.4.3 SoC設計
1.5硬件描述語言
1.5.1 VHDI
1.5.2 VerilogHDL
1.5.3 ABEL-HDL
1.5.4 Verilog HDL和VHDL的比較
1.6 EDA設計工具
1.6.1 EDA設計工具分類
1.6.2 EDA公司與工具介紹
1.7 EDA技術的發(fā)展趨勢
習題1
2.1 概述
2.1.1 可編程邏輯器件發(fā)展歷程
2.1.2 可編程邏輯器件分類
2.1.3 可編程邏輯器件的優(yōu)勢
2.1.4 可編程邏輯器件的發(fā)展趨勢
2.2 PLD器件的基本結構
2.2.1 基本結構
2.2.2 電路符號
2.2.4 PLA
2.2.5 PAL
2.2.6 GAL
2.3 CPLD/PPGA的結構特點
2.3.1 Lauice公司的CPLD/FPGA
2.3.2 Xilinx公司的CPLD/FPGA
2.3.3 Altera和Acrel公司的CPLD/FPGA
2.3.4 CPLD和FPGA的異同
2.4 可編程邏輯器件的基本資源
2.4.1 功能單元
2.4.2 輸入一輸出焊盤
2.4.3 布線資源
2.4.4 片內RAM
2.5 可編程邏輯器件的編程器件
2.5.1 熔絲型開關
2.5.2 反熔絲型開關
2.5.3 浮柵編程器件
2.5.4 基于SRAM的編程器件
2.6 可編程邏輯器件的設計與開發(fā)
2.6.1 CPLD/FPGA設計流程
2.6.2 CPLD/FPGA開發(fā)工具
2.6.3 CPLD/FPGA的應用選擇
2.7 可編程邏輯器件的測試技術
2.7.1 邊界掃描測試原理
2.7.2 IEEE 1149.1標準
2.7.3 邊界掃描策略及相關工具
習題2
3.1 Stratix高端FPGA系列
3.1.1 Stratix器件
3.1.2 StratixⅡ器件
3.2 Cyclone低成本FPGA系列
3.2.1 Cyclone器件
3.2.2 CycloneⅡ器件
3.3 ACEX 1K器件
3.4 典型CPLD器件
3.4.1 MAXⅡ器件
3.4.2 MAX 7000器件
3.5 FPGA/CPLD的配置
3.5.1 CPLD器件的配置
3.5.2 FPGA器件的配置
習題3
4.1 QuartusⅡⅡ原理圖設計
4.1.1 半加器原理圖輸入
4.1.2 半加器編譯
4.1.3 半加器仿真
4.1.4 全加器設計與仿真
4.2 Quartus Ⅱ的優(yōu)化設置
4.2.1 Setting設置
4.2.2 分析與綜合設置
4.2.3 優(yōu)化布局布線
4.2.4 使用設計助手檢查設計可靠性
4.3 Quartus Ⅱ的時序分析
4.3.1 時序設置與分析
4.3.2 時序逼近
4.4宏功能模塊設計
4.4.1 Megafumctions庫
4.4.2 Maxplus2庫
4.4.3 Primitives庫
習題4
5.1 Quartus Ⅱ的V10DL輸入設計
5.1.1 創(chuàng)建工程文件
5.!.2 編譯
5.1.3 仿真
5.2 Synplify Pro的VHDL輸入設計
5.2.1 用Synplify Pro綜合的過程
5.2.2 Synplify Pro與Quarttls Ⅱ的接口
5.3 Synplify的VHDL輸入設計
習題5
6.1 實體
6.1.1 類屬參數(shù)說明
6.1.2 端口說明
6.1.3 實體描述舉例
6.2 結構體
6.2.1 結構體的命名
6.2.2 結構體信號定義語句
6.2.3 結構體功能描述語句
6.2.4 結構體描述方法
6.3 VHDL庫
6.3.1 庫的種類
6.3.2庫的用法
6.4 VHDL程序包
6.4.1 程序包組成和格式
6.4.2 VHDL標準程序包
6.5 配置
6.5.1 默認配置
6.5.2 結構體的配置
6.6 VHDL文字規(guī)則
6.6.1 標識符
6.6.2 數(shù)字
6.6.3 字符串
6.7 VHDL數(shù)據(jù)類型
6.7.1 預定義數(shù)據(jù)類型
6.7.2 自定義數(shù)據(jù)類型
6.7.3 用戶自定義的子類型
6.7.4 數(shù)據(jù)類型的轉換
6.8 VHDL操作符
6.8.1 邏輯操作符
6.8.2 關系操作符
6.8.3 算術運算符
6.8.4 并置操作符
6.8.5 運算符重載
6.9 數(shù)據(jù)對象
6.9.1 常量
6.9.2 變量
習題6
7.1 順序語句
7.1.1 賦值語句
7.1.2 IF語句
7.1.3 CASE語句
7.1.4 LOOP語句
7.1.5 NEXT語句
7.1.7 WAIT語句
7.1.8 子程序調用語句
7.2 并行語句
7.2.1 并行信號賦值語句
7.2.2 進程語句
7.2.3 并行過程調用語句
7.2.4 元器件例化語句
7.2.5 生成語句
7.3 VHDL組合邏輯電路設計
7.4 VHDL時序邏輯電路設計
7.4.1 觸發(fā)器
7.4.2 寄存器
7.4.3 計數(shù)器
7.4.4 分頻器
習題7
8.1 Ⅵ{DL行為描述方式
8.2 ⅧDL結構化描述方式
8.3 Ⅵ{DLRTL描述方式
8.4 有限狀態(tài)機(FSM)設計
8.4.1 Moore和Mealy狀態(tài)機的選擇
8.4.2 有限狀態(tài)機的描述方式
8.4.3 有限狀態(tài)機的同步和復位
8.4.4 改進的.Moore型有限狀態(tài)機
8.4.5 小結
習題8
9.1 ST-BUS總線接口設計
9.1.1 ST-BUS總線時序關系
9.1.2 ST-BUS總線接口實例
9.2 數(shù)字復接分接接口技術及設計
9.2.1 數(shù)字復接分接接口技術原理
9.2.2 同步數(shù)字復接分接接口設計實例
9.3 I2C接口設計
9.3.1 I2C總線工作原理
9.3.2 I2C總線接U設計實例
9.4 Uart控制器設計
9.4.1 Uart控制器原理
9.4.2 Uart控制器部分模塊代碼
習題9
10.1 偽隨機序列的產生、檢測設計
10.1.1 m序列的產生
10.1.2 m序列的性質
10.1.3 m序列發(fā)生器的VHDL設計
10.1.4 m序列檢測電路的VHDL設計
10.2 比特同步設計
10.2.1 鎖相功能的自同步法原理
10.2.2 鎖相比特同步的EDA實現(xiàn)方法
10.3 基帶差分編碼設計
10.3.1 PSK調制和差分編碼原理
10.3.2 PSK差分編碼設計
10.4 FIR濾波器設計
10.4.1 FIR濾波器簡介
10.4.2 使用MATLAB設計FIR濾波器
10.4.3 FIR濾波器的FPGA普通設計
10.4.4 FIR濾波器的并行FPGA優(yōu)化設計
習題10
附錄A EDA實驗系統(tǒng)簡介
參考文獻
……
租售狀態(tài): 出售開 發(fā) 商: 北京天亞物業(yè)開發(fā)有限公司投 資 商: ----占地面積: 11800.00平方米總建筑面積: 100000.00平方米詳細信息售 樓 處: 北京市朝陽區(qū)光華路嘉裹中心飯店...
海棱香木,一種藥用植物,有毒。最早載于中醫(yī)著作《素問》及《難經》中。據(jù)載,此物原產于西牛賀州(佛教地名),每逢盛夏時節(jié),香木中就會滲出白色乳狀液體。當?shù)厝藢⒁后w曬干后磨制成白色粉末。這種白色粉末燃燒有...
滲水磚:也叫透水磚、荷蘭磚等,屬于綠色環(huán)保新型建材,原材料多采用水泥、砂、礦渣、粉煤灰等環(huán)保材料為主高壓成形,不可為高溫燒制;整磚為一次性壓縮而成,不得分層壓制,形成上下一致不分層的同質磚。表面無龜裂...
格式:pdf
大?。?span id="bycegmy" class="single-tag-height">23KB
頁數(shù): 1頁
評分: 4.6
建筑物基本信息 參數(shù)名 必填 描述 項目實際情況 建筑代碼 數(shù)據(jù)中心代碼 建筑名稱 必填 最多24個漢字 建筑字母別名 必填 建筑首字母大寫 建筑業(yè)主 必填 有多位業(yè)主時存主要業(yè)主名稱,外加 “等××位” 建筑監(jiān)測狀態(tài) 狀態(tài) 1- 啟用監(jiān)測 0- 停用監(jiān)測 所屬行政區(qū)劃 必填 6位行政區(qū)劃代碼 建筑地址 必填 最多40個漢字 建筑坐標 -經度 建筑坐標 -緯度 建設年代 必填 4位數(shù)字年份 地上建筑層數(shù) 必填 整數(shù) 地下建筑層數(shù) 整數(shù) 建筑功能 必填 A- 辦公建筑 B- 商場建筑 C- 賓 館飯店建筑 D- 文化教育建筑 E- 醫(yī)療衛(wèi)生建筑 F- 體育建筑 G- 綜 合建筑 H- 其它建筑 建筑總面積 必填 空調面積 必填 采暖面積 必填 建筑空調系統(tǒng)形式 必填 A- 集中式全空氣系統(tǒng) B- 風機盤管 +新風系統(tǒng) C- 分體式空調或 VRV的 局部式機組系統(tǒng) Z
格式:pdf
大?。?span id="o0ahjnh" class="single-tag-height">23KB
頁數(shù): 5頁
評分: 4.7
一.塔吊的基本結構 塔吊從功能上看,可以分為七大部分:金屬結構、零部件、工作 機構、電氣設備、液壓系統(tǒng)、安全裝置和附著錨固。 塔吊金屬結構由起重臂、塔身、轉臺、承座、平衡臂、底架、塔 尖等組成。 塔吊零部件則由鋼絲繩(起吊的主要受力部件) 、變幅小車(車由 車架結構、鋼絲繩、滑輪、行輪、導向輪、鋼絲繩承托輪、鋼絲繩防 脫輥、小車牽引張緊器及斷繩保險器等組成) 、滑輪、回轉支承、吊 鉤和制動器組成。 塔吊工作機構有五種:起升機構、變幅機構、小車牽引機構、回 轉機構和大車走行機構 (行走式的塔吊 )。 塔吊電氣設備包括了液壓泵、液壓油缸、控制元件、油管和管接 頭、油箱和液壓油濾清器等主要元器件。 塔吊安全系統(tǒng)和附著錨固則有限位開關 (限位器 ),超負荷保險器 (超載斷電裝置 ),緩沖止擋裝置,鋼絲繩防脫裝置 ;風速計,緊急安 全開關,安全保護音響信號。而一般來說,自升式塔吊在修筑樓房的 過程中
第一篇 EDA技術基礎
第1章 概述
1.1 EDA技術的含義
1.2 EDA技術的主要內容
1.3 EDA技術的特點及發(fā)展趨勢
第2章 可編程邏輯器件
2.1 概述
2.2 大規(guī)??删幊踢壿嬈骷?/p>
2.3 Altera新型系列器件簡介
2.4 FPGA/CPLD器件的配置與編程
第3章 QuartusⅡ設計基礎
3.1 概述
3.2 QuartusⅡ的安裝與授權
3.3 QuartusⅡ設計流程
3.4 QuartusⅡ設計實例
第4章 硬件描述語言VHDL語法概要
4.1 概述
4.2 VHDL程序基本結構
4.3 VHDL語言要素
4.4 VHDL的基本描述語句
4.5 子程序、程序包和配置
第5章 常用模塊電路的VHDL設計
5.1 常用組合邏輯電路的設計
5.2 時序邏輯電路的設計
5.3 狀態(tài)機的設計
5.4 存儲器的設計
第二篇 實戰(zhàn)訓練
第6章 基礎訓練
6.1 一位全加器原理圖輸入設計
6.2 譯碼顯示電路的設計
6.3 含異步清零和同步時鐘使能的4位加法計數(shù)器的設計
6.4 數(shù)控分頻器的設計
6.5 用狀態(tài)機實現(xiàn)序列檢測器的設計
6.6 簡易正弦信號發(fā)送器的設計
第7章 綜合訓練
7.1 鍵盤輸入電路的設計
7.2 動態(tài)輸出4位十進制頻率計的設計
7.3 數(shù)字鐘的設計
7.4 DDS信號源的設計
7.5 基于Dsp Builder使用IP Core的FIR濾波器的設計
7.6 基于NiosⅡ的SD卡音樂播放器的實現(xiàn)
·收起全部<<
《高等職業(yè)教育教學改革系列規(guī)劃教材·電子信息類:EDA技術與實踐教程(附光盤1張)》提供了參考授課計劃及自學建議;第1章概述了EDA技術的主要內容;第2章簡要介紹了FPGA/CPLD的結構與工作原理及其配置與編程方法;第3章介紹了Quartus Ⅱ設計流程及6個設計實例;第4章介紹了硬件描述語言VHDL語法概要;第5章用VHDL給出了常用單元電路的設計;第6章由淺入深精選了6個基礎訓練項目;第7章精選了6個綜合訓練項目。本教材提供的所有VHDL代碼均在Altera推廣型開發(fā)工具Quartus Ⅱ 9.0+SP1上綜合通過,部分例題給出了仿真結果,另附Quartus Ⅱ開發(fā)工具及相關資料DVD光盤一張。
《高等職業(yè)教育教學改革系列規(guī)劃教材·電子信息類:EDA技術與實踐教程(附光盤1張)》可作為各高職院校電子類、通信類及計算機類等相關專業(yè)二年級及以上學生的教材,也可作為電子技術工程技術人員的參考用書。
《電子技術課程設計:EDA技術與應用》目的和任務是通過實踐訓練,要求學生初步掌握基于EDA技術的基本電路設計、常用硬件描述語言的使用、編程方法和仿真測試技術的應用;學會使用QuartusⅡ工具軟件,掌握硬件電路設計軟件化的基本技能。課程立足于通過設計實驗加強學生的動手與實踐能力,提高學生分析問題、解決問題、應用新知識的能力和創(chuàng)新精神。
全書理論聯(lián)系實際,根據(jù)順序漸進的學習規(guī)律,由淺入深地安排課程內容。