《EDA技術(shù)綜合應(yīng)用實(shí)例與分析》是2004年西安電子科技大學(xué)出版社出版的圖書。
| 書????名 | EDA技術(shù)綜合應(yīng)用實(shí)例與分析 | 開????本 | 16開 |
|---|---|---|---|
| 出版社 | 西安電子科技大學(xué)出版社 | 頁????數(shù) | 340頁 |
本書系《EDA技術(shù)及應(yīng)用(第二版)》的姊妹篇,旨在通過對諸多案例的系統(tǒng)分析、建模、程序設(shè)計實(shí)現(xiàn)和設(shè)計技巧進(jìn)行分析,全面提高讀者EDA技術(shù)綜合應(yīng)用的能力。
本書首先闡述了EDA技術(shù)綜合應(yīng)用的形式、設(shè)計方法與建模、典型單元電路的設(shè)計、主要軟件及設(shè)備、PCB的設(shè)計與制作等基礎(chǔ)知識,接著介紹了多路彩燈控制器、智力搶答器、電子密碼鎖、微波爐控制器、交通控制器、綜合計時系統(tǒng)、數(shù)據(jù)采集控制系統(tǒng)、電梯控制器、車載DVD位控系統(tǒng)、直接數(shù)字頻率合成器DDS、圖像邊緣檢測器等11個EDA技術(shù)綜合應(yīng)用系統(tǒng)的設(shè)計,以及等精度數(shù)字頻率計、出租車計費(fèi)系統(tǒng)、低頻數(shù)字相位測量儀、電壓控制LC振蕩控制器等4個EDA和單片機(jī)綜合應(yīng)用系統(tǒng)的設(shè)計。每個案例詳細(xì)闡述了系統(tǒng)設(shè)計方案、VHDL源程序以及單片機(jī)匯編語言源程序、系統(tǒng)仿真/硬件驗(yàn)證及設(shè)計技巧分析等內(nèi)容,同時還給每個系統(tǒng)提供了進(jìn)一步擴(kuò)展的思路。
出版社: 西安電子科技大學(xué)出版社; 第1版 (2004年11月1日)
平裝:
開本:
ISBN: 9787560614465, 7560614469
條形碼: 9787560614465
產(chǎn)品尺寸及重量: 25.8 x 18.4 x 1.6 cm ; 540 g
ASIN: B0011Y1W7E
數(shù)控技術(shù)是數(shù)字程序控制數(shù)控機(jī)械實(shí)現(xiàn)自動工作的技術(shù)。它廣泛用于機(jī)械制造和自動化領(lǐng)域,較好地解決多品種、小批量和復(fù)雜零件加工以及生產(chǎn)過程自動化問題。隨著計算機(jī)、自動控制技術(shù)的飛速發(fā)展,數(shù)控技術(shù)已廣泛地應(yīng)用...
套完價,在工程設(shè)置中輸入相應(yīng)的建筑面積,這樣才會相應(yīng)的指標(biāo)。
1.甘蔗田 播后苗前施藥,應(yīng)在甘蔗種植后出苗前每畝用80%莠滅凈130~200克(有效成分104~160克)。土壤質(zhì)地黏重用高藥量,土壤質(zhì)地疏松用低藥量。噴液量每畝40~60升。苗后施藥在甘蔗3~4葉...
基于EDA技術(shù)的數(shù)字電路課程設(shè)計實(shí)例分析
格式:pdf
大?。?span id="q2w2kqj" class="single-tag-height">793KB
頁數(shù): 3頁
評分: 4.8
本文敘述數(shù)字電路課程設(shè)計中引入EDA技術(shù)的必要性,并以MAX+PLUSⅡ軟件設(shè)計多功能數(shù)字鐘為實(shí)例,闡述EDA技術(shù)的層次化設(shè)計方法,多種輸入方式。實(shí)踐表明,該設(shè)計方法靈活快捷,可設(shè)計性能優(yōu)良、運(yùn)行穩(wěn)定的數(shù)字系統(tǒng);也為數(shù)字電路課程設(shè)計提供一條有效途徑。
項(xiàng)目教學(xué)法在《EDA技術(shù)及應(yīng)用》課程中的應(yīng)用
格式:pdf
大?。?span id="sbzcrwz" class="single-tag-height">793KB
頁數(shù): 4頁
評分: 4.4
結(jié)合《EDA技術(shù)及應(yīng)用》課程的特點(diǎn),提出項(xiàng)目教學(xué)模式改革,探討教學(xué)設(shè)計方法,探索高技能人才培養(yǎng)的有效途徑。
《EDA技術(shù)與應(yīng)用教程》是全國高職高專教育電子電氣類專業(yè)規(guī)劃教材之一。
該書主要介紹EDA技術(shù)的基本概念、應(yīng)用特點(diǎn)、可編程邏輯器件、硬件描述語言(VHDL)及常用邏輯單元電路的VHDL編程技術(shù);以及EDA技術(shù)的開發(fā)過程、開發(fā)工具軟件Quartus Ⅱ的使用、EDA設(shè)計過程中常見工程問題的處理等?!禘DA技術(shù)及應(yīng)用教程》從教學(xué)和應(yīng)用的角度出發(fā),首先介紹了EDA技術(shù)的基本概念、應(yīng)用特點(diǎn)、可編程邏輯器件、硬件描述語言(VHDL)及常用邏輯單元電路的VHDL編程技術(shù);然后,以EDA應(yīng)用為目的,通過EDA實(shí)例詳細(xì)介紹了EDA技術(shù)的開發(fā)過程、開發(fā)工具軟件Quartus Ⅱ的使用、EDA設(shè)計過程中常見工程問題的處理;最后,介紹了工程中典型的EDA設(shè)計實(shí)例。
《EDA技術(shù)及應(yīng)用教程》各章節(jié)均配有習(xí)題及設(shè)計實(shí)例練習(xí),便于讀者學(xué)習(xí)和教學(xué)使用。
《EDA技術(shù)及應(yīng)用教程》可作為高等院校電子、通信、自動化及計算機(jī)等專業(yè)EDA應(yīng)用技術(shù)的教學(xué)用書,也可作為高職院校相關(guān)專業(yè)的教學(xué)參考用書。
第1章 EDA技術(shù)概述
1.1 EDA技術(shù)及其發(fā)展
1.2 EDA技術(shù)的主要內(nèi)容
1.3 EDA的設(shè)計流程
1.4 常用EDA工具
本章小結(jié)
思考練習(xí)
第2章 可編程邏輯器件
2.1 可編程邏輯器件概述
2.1.1 可編程邏輯器件的基本結(jié)構(gòu)
2.1.2 可編程邏輯器件的發(fā)展歷程
2.1.3 可編程邏輯器件的分類
2.1.4 CPLD與FPGA比較
2.2 CPLD的實(shí)現(xiàn)原理與典型結(jié)構(gòu)
2.2.1 CPLD的邏輯實(shí)現(xiàn)原理
2.2.2 典型CPLD器件簡介--MAX3000A
2.3 FPGA的實(shí)現(xiàn)原理與典型結(jié)構(gòu)
2.3.1 FPGA的邏輯實(shí)現(xiàn)原理
2.3.2 典型FPGA器件簡介--Cyclone
2.4 FPGA/CPLD產(chǎn)品概述
2.4.1 FPGA/CPLD產(chǎn)品主要廠商
2.4.2 Altera公司的可編程邏輯器件
2.4.3 Xilinx公司的可編程邏輯器件
2.4.4 Lattice公司的可編程邏輯器件
2.4.5 FPGA/CPLD的開發(fā)應(yīng)用選擇
2.5 FPGA/CPLD器件的配置與編程
2.5.1 配置與編程工藝
2.5.2 下載電纜與接口
2.5.3 編程與配置模式
2.5.4 FPGA的配置方式
本章小結(jié)
思考練習(xí)
實(shí)訓(xùn)項(xiàng)目
第3章 QuartusⅡ應(yīng)用基礎(chǔ)
3.1 QuartusⅡ軟件概述
3.1.1 QuartusⅡ軟件簡介
3.1.2 QuartusⅡ功能特點(diǎn)
3.1.3 QuartusⅡ界面預(yù)覽
3.1.4 QuartusⅡ授權(quán)許可
3.2 QuartusⅡ設(shè)計流程
3.3 QuartusⅡ設(shè)計實(shí)例
3.3.1 建立工程文件
3.3.2 設(shè)計文件輸入
3.3.3 編譯工程文件
3.3.4 建立仿真測試的矢量波形文件
3.3.5 仿真并觀察RTL電路
3.3.6 分配引腳
3.3.7 編程下載與硬件測試
本章小結(jié)
思考練習(xí)
實(shí)訓(xùn)項(xiàng)目
第4章 硬件描述語言VHDL
4.1 VHDL語言概述
4.1.1 VHDL簡介
4.1.2 VHDL優(yōu)點(diǎn)
4.1.3 VHDL實(shí)例
4.2 VHDL程序結(jié)構(gòu)
4.2.1 實(shí)體
4.2.2 結(jié)構(gòu)體
4.2.3 庫
4.2.4 程序包
4.2.5 配置
4.3 VHDL語言要素
4.3.1 VHDL的文字規(guī)則
4.3.2 VHDL的數(shù)據(jù)對象
4.3.3 VHDL的數(shù)據(jù)類型
4.3.4 VHDL的操作符
4.3.5 VHDL的屬性
4.4 VHDL描述語句
4.4.1 順序描述語句
4.4.2 并行描述語句
4.5 VHDL描述風(fēng)格
4.5.1 行為描述
4.5.2 數(shù)據(jù)流描述
4.5.3 結(jié)構(gòu)描述
4.6 VHDL設(shè)計方法
4.6.1 電路模塊的劃分與工程文件夾的建立
4.6.2 設(shè)計底層電路模塊
4.6.3 設(shè)計電路頂層文件
4.6.4 編譯仿真頂層設(shè)計文件
4.6.5 下載頂層設(shè)計文件
本章小結(jié)
思考練習(xí)
實(shí)訓(xùn)項(xiàng)目
第5章 基本數(shù)字單元設(shè)計
5.1 組合邏輯電路設(shè)計
5.1.1 運(yùn)算電路設(shè)計
5.1.2 編碼器設(shè)計
5.1.3 譯碼器設(shè)計
5.1.4 數(shù)據(jù)選擇器設(shè)計
5.1.5 數(shù)據(jù)比較器設(shè)計
5.1.6 三態(tài)門及總線緩沖器設(shè)計
5.2 時序邏輯電路設(shè)計
5.2.1 觸發(fā)器設(shè)計
5.2.2 鎖存器設(shè)計
5.2.3 移位寄存器設(shè)計
5.2.4 計數(shù)器設(shè)計
5.3 狀態(tài)機(jī)設(shè)計
5.3.1 摩爾狀態(tài)機(jī)設(shè)計
5.3.2 米利狀態(tài)機(jī)設(shè)計
5.4 存儲器設(shè)計
5.4.1 只讀存儲器設(shè)計
5.4.2 隨機(jī)存儲器設(shè)計
本章小結(jié)
思考練習(xí)
實(shí)訓(xùn)項(xiàng)目
第6章 EDA技術(shù)綜合應(yīng)用
6.1 數(shù)字鐘的設(shè)計
6.1.1 設(shè)計要求
6.1.2 設(shè)計方案
6.1 _3模塊設(shè)計
6.1.4 仿真分析
6.2 數(shù)字頻率計的設(shè)計
6.2.1 設(shè)計要求
6.2.2 設(shè)計方案
6.2.3 模塊設(shè)計
6.2.4 仿真分析
6.3 函數(shù)信號發(fā)生器的設(shè)計
6.3.1 設(shè)計要求
6.3.2 設(shè)計方案
6.3.3 模塊設(shè)計
6.3.4 仿真分析
6.4 交通信號燈控制器的設(shè)計
6.4.1 設(shè)計要求
6.4.2 設(shè)計方案
6.4.3 模塊設(shè)計
6.4.4 仿真分析
6.5 數(shù)字電壓表設(shè)計
6.5.1 設(shè)計要求
6.5.2 設(shè)計方案
6.5.3 模塊設(shè)計
6.5.4 仿真分析
6.6 出租車計費(fèi)系統(tǒng)
6.6.1 設(shè)計要求
6.6.2 設(shè)計方案
6.6.3 模塊設(shè)計
6.6.4 仿真分析
附錄 EDA實(shí)驗(yàn)開發(fā)系統(tǒng)簡介
附錄A GW48系列EDA/SOPC系統(tǒng)使用說明
A.1 GW48教學(xué)實(shí)驗(yàn)系統(tǒng)實(shí)驗(yàn)電路結(jié)構(gòu)圖
A.2 GW48結(jié)構(gòu)圖信號與芯片引腳對照表
附錄B AlteraDE2開發(fā)板使用方法
B.1 AlteraDE2開發(fā)板的結(jié)構(gòu)
B.2 DE2開發(fā)板與目標(biāo)芯片的引腳連接
參考答案
參考文獻(xiàn)