Hub-Link總線基本信息

它是Intel開(kāi)發(fā)的一種連接北橋和ICH（南橋）的高速并行總線，可在1個(gè)時(shí)鐘周期內(nèi)傳輸4次數(shù)據(jù)。該技術(shù)最早應(yīng)用于i820芯片組，并先后推出了1.0、1.1、1.5和2.0等多個(gè)版本。1.0版本的Hub-Link總線工作頻率為66MHz，并可提供266MB/s的帶寬。而2.0版本的總線位寬由8bit擴(kuò)展到16bit，相應(yīng)地，數(shù)據(jù)帶寬也提高到1.06GB/s。

----ISA(industrial standard architecture)總線標(biāo)準(zhǔn)是IBM 公司1984年為推出PC/AT機(jī)而建立的系統(tǒng)總線標(biāo)準(zhǔn)，所以也叫AT總線。它是對(duì)XT總線的擴(kuò)展，以適應(yīng)8/16位數(shù)據(jù)總線要求。它在80286至80486時(shí)代應(yīng)用非常廣泛，以至于奔騰機(jī)中還保留有ISA總線插槽。ISA總線有98只引腳。

----EISA總線是1988年由Compaq等9家公司聯(lián)合推出的總線標(biāo)準(zhǔn)。它是在ISA總線的基礎(chǔ)上使用雙層插座，在原來(lái)ISA總線的98條信號(hào)線上又增加了98條信號(hào)線，也就是在兩條ISA信號(hào)線之間添加一條EISA信號(hào)線。在實(shí)用中，EISA總線完全兼容ISA總線信號(hào)。

----VESA( video electronics standard association)總線是 1992年由60家附件卡制造商聯(lián)合推出的一種局部總線，簡(jiǎn)稱為VL(VESA local bus)總線。它的推出為微機(jī)系統(tǒng)總線體系結(jié)構(gòu)的革新奠定了基礎(chǔ)。該總線系統(tǒng)考慮到CPU與主存和Cache 的直接相連，通常把這部分總線稱為CPU總線或主總線，其他設(shè)備通過(guò)VL總線與CPU總線相連，所以VL總線被稱為局部總線。它定義了32位數(shù)據(jù)線，且可通過(guò)擴(kuò)展槽擴(kuò)展到64 位，使用33MHz時(shí)鐘頻率，最大傳輸率達(dá)132MB/s，可與CPU同步工作。是一種高速、高效的局部總線，可支持386SX、386DX、486SX、486DX及奔騰微處理器。

----PCI(peripheral component interconnect)總線是當(dāng)前最流行的總線之一，它是由Intel公司推出的一種局部總線。它定義了32位數(shù)據(jù)總線，且可擴(kuò)展為64位。PCI總線主板插槽的體積比原ISA總線插槽還小，其功能比VESA、ISA有極大的改善，支持突發(fā)讀寫(xiě)操作，最大傳輸速率可達(dá)132MB/s，可同時(shí)支持多組外圍設(shè)備。 PCI局部總線不能兼容現(xiàn)有的ISA、EISA、MCA(micro channel architecture)總線，但它不受制于處理器，是基于奔騰等新一代微處理器而發(fā)展的總線。

----以上所列舉的幾種系統(tǒng)總線一般都用于商用PC機(jī)中，在計(jì)算機(jī)系統(tǒng)總線中，還有另一大類為適應(yīng)工業(yè)現(xiàn)場(chǎng)環(huán)境而設(shè)計(jì)的系統(tǒng)總線，比如STD總線、VME總線、PC/104總線等。這里僅介紹當(dāng)前工業(yè)計(jì)算機(jī)的熱門(mén)總線之一--Compact PCI。

----Compact PCI的意思是"堅(jiān)實(shí)的PCI"，是當(dāng)今第一個(gè)采用無(wú)源總線底板結(jié)構(gòu)的PCI系統(tǒng)，是PCI總線的電氣和軟件標(biāo)準(zhǔn)加歐式卡的工業(yè)組裝標(biāo)準(zhǔn)，是當(dāng)今最新的一種工業(yè)計(jì)算機(jī)標(biāo)準(zhǔn)。 Compact PCI是在原來(lái)PCI總線基礎(chǔ)上改造而來(lái)，它利用PCI的優(yōu)點(diǎn)，提供滿足工業(yè)環(huán)境應(yīng)用要求的高性能核心系統(tǒng)，同時(shí)還考慮充分利用傳統(tǒng)的總線產(chǎn)品，如ISA、STD、VME或PC/104來(lái)擴(kuò)充系統(tǒng)的I/O和其他功能。

----6.PCI-E總線

----PCI Express采用的也是業(yè)內(nèi)流行這種點(diǎn)對(duì)點(diǎn)串行連接，比起PCI以及更早期的計(jì)算機(jī)總線的共享并行架構(gòu)，每個(gè)設(shè)備都有自己的專用連接，不需要向整個(gè)總線請(qǐng)求帶寬，而且可以把數(shù)據(jù)傳輸率提高到一個(gè)很高的頻率，達(dá)到PCI所不能提供的高帶寬。相對(duì)于傳統(tǒng)PCI總線在單一時(shí)間周期內(nèi)只能實(shí)現(xiàn)單向傳輸，PCI Express的雙單工連接能提供更高的傳輸速率和質(zhì)量，它們之間的差異跟半雙工和全雙工類似。

系統(tǒng)總線上傳送的信息包括數(shù)據(jù)信息、地址信息、控制信息，因此，系統(tǒng)總線包含有三種不同功能的總線，即數(shù)據(jù)總線DB(Data Bus)、地址總線AB(Address Bus)和控制總線CB(Control Bus)。

數(shù)據(jù)總線DB用于傳送數(shù)據(jù)信息。數(shù)據(jù)總線是雙向三態(tài)形式(雙向是指可以兩個(gè)方向傳輸，可以A->B也可以A<-B;三態(tài)指 0，1和第三態(tài)(tri-state)。tri-state既不是一也不是零，三態(tài)門(mén)的閉合無(wú)輸出高阻狀態(tài)。)的總線，即他既可以把CPU的數(shù)據(jù)傳送到存儲(chǔ)器或I/O接口等其它部件，也可以將其它部件的數(shù)據(jù)傳送到CPU。數(shù)據(jù)總線的位數(shù)是微型計(jì)算機(jī)的一個(gè)重要指標(biāo)，通常與微處理的字長(zhǎng)相一致。例如Intel 8086微處理器字長(zhǎng)16位，其數(shù)據(jù)總線寬度也是16位。需要指出的是，數(shù)據(jù)的含義是廣義的，它可以是真正的數(shù)據(jù)，也可以指令代碼或狀態(tài)信息，有時(shí)甚至是一個(gè)控制信息，因此，在實(shí)際工作中，數(shù)據(jù)總線上傳送的并不一定僅僅是真正意義上的數(shù)據(jù)。

地址總線AB是專門(mén)用來(lái)傳送地址的，由于地址只能從CPU傳向外部存儲(chǔ)器或I/O端口，所以地址總線總是單向三態(tài)的，這與數(shù)據(jù)總線不同。地址總線的位數(shù)決定了CPU可直接尋址的內(nèi)存空間大小，比如8位微機(jī)的地址總線為16位，則其最大可尋址空間為2^16=64KB，16位微型機(jī)的地址總線為20位，其可尋址空間為2^20=1MB。一般來(lái)說(shuō)，若地址總線為n位，則可尋址空間為2^n(2的n次方)個(gè)地址空間(存儲(chǔ)單元)。 舉例來(lái)說(shuō):一個(gè)16位元寬度的位址總線(通常在1970年和1980年早期的8位元處理器中使用)可以尋址的內(nèi)存空間為 2 的 16 次方=65536=64 KB的地址，而一個(gè) 32位元 位址總線(通常在像現(xiàn)今 2004年 的 PC 處理器中) 可以尋址的內(nèi)存空間為4,294,967,296=4GB(前提:數(shù)據(jù)總線的寬度是8位)的位址。

注釋:位元=bit。

上面提到的2^n=X=YGB中的B其實(shí)是bit，這個(gè)結(jié)果其實(shí)是乘以可尋址的位元8bit之后得到的。

控制總線CB用來(lái)傳送控制信號(hào)和時(shí)序信號(hào)?？刂菩盘?hào)中，有的是微處理器送往存儲(chǔ)器和I/O接口電路的，如讀/寫(xiě)信號(hào)，片選信號(hào)、中斷響應(yīng)信號(hào)等;也有是其它部件反饋給CPU的，比如:中斷申請(qǐng)信號(hào)、復(fù)位信號(hào)、總線請(qǐng)求信號(hào)、限備就緒信號(hào)等。因此，控制總線的傳送方向由具體控制信號(hào)而定，一般是雙向的，控制總線的位數(shù)要根據(jù)系統(tǒng)的實(shí)際控制需要而定。實(shí)際上控制總線的具體情況主要取決于CPU。

超頻和相關(guān)總線速率

中央處理器（CPU）

中央處理器的時(shí)鐘頻率速度（簡(jiǎn)稱內(nèi)頻）由系統(tǒng)總線速率（bus speed）乘上倍頻系數(shù)決定。例如，一個(gè)時(shí)鐘頻率速度為 700MHz 的處理器，可能運(yùn)行于 100MHz 的系統(tǒng)總線上。這說(shuō)明處理器內(nèi)的時(shí)鐘倍頻器的倍率設(shè)置為7，即中央處理器被設(shè)置為以7倍于系統(tǒng)總線的速率運(yùn)行：100 MHz×7 = 700 MHz。通過(guò)改變倍頻系數(shù)或系統(tǒng)總線速率，可以得到不同的時(shí)鐘頻率速度。以前經(jīng)常套用的規(guī)則認(rèn)為：時(shí)鐘頻率速度=外頻（前端總線、FSB）*倍頻系數(shù)。這句話嚴(yán)格來(lái)說(shuō)并不正確。因?yàn)楝F(xiàn)在系統(tǒng)總線、前端總線（外頻、FSB）速率不一樣。就 Intel CPU 來(lái)說(shuō)，前端總線=系統(tǒng)總線*4。所以，應(yīng)該說(shuō)時(shí)鐘頻率速度=系統(tǒng)總線*倍頻系數(shù)。大多數(shù)主板允許用戶通過(guò)跳線設(shè)置（BIOS）設(shè)置倍頻或系統(tǒng)總線速率?，F(xiàn)在許多處理器制造商預(yù)先鎖定了處理器的倍頻，但可以通過(guò)某些手段解鎖。對(duì)所有的處理器，系統(tǒng)總線速率的適當(dāng)提高可以增進(jìn)其處理速率。

前端總線與系統(tǒng)總線

系統(tǒng)總線(BusSpeed)與前端總線(FSB、外頻)的區(qū)別在于，前端總線(FSB、外頻)的速度指的是CPU和北橋芯片間總線的速度。而系統(tǒng)總線(BusSpeed)的概念是創(chuàng)建在數(shù)字脈沖信號(hào)震蕩速度基礎(chǔ)之上的，也就是說(shuō)，100MHz系統(tǒng)總線(BusSpeed)特指數(shù)字脈沖信號(hào)在每秒鐘震蕩一百萬(wàn)次，它更多的影響了PCI及其他總線的頻率。之所以前端總線（FSB、外頻）與系統(tǒng)總線（BusSpeed）這兩個(gè)概念容易混淆，主要的原因是在以前的很長(zhǎng)一段時(shí)間里，前端總線(FSB、外頻)與系統(tǒng)總線（BusSpeed）是相同速率，因此往往直接稱系統(tǒng)總線（BusSpeed）為外頻，最終造成這樣的誤會(huì)。隨著電腦技術(shù)的發(fā)展，人們發(fā)現(xiàn)前端總線頻率（外頻、FSB）需要高于系統(tǒng)總線（BusSpeed），因此采用了QDR（Quad Date Rate）技術(shù)，或者其他類似的技術(shù)實(shí)現(xiàn)這個(gè)目的。這些技術(shù)的原理類似于AGP的2X或者4X，它們使得的前端總線(FSB、外頻)頻率成為系統(tǒng)總線（BusSpeed）的2倍、4倍甚至更高，從此之后系統(tǒng)總線(BusSpeed)和前端總線（FSB、外頻）的區(qū)別才開(kāi)始被人們重視起來(lái)。