Stellaris FPGA

具有 100k 系統(tǒng)門 1/13 英寸 CMOS VGA (640x480) 彩色攝像機模塊的 Xilinx Spartan 3E FPGA

用于圖形/視頻緩沖器的 1MB 異步 10nsec SRAM

用于提高 LCD 性能的存儲器映射 LCD I/F

用于存儲配置數(shù)據(jù)的 1KB I2C 存儲器

用于 FPGA 編程的標準 1 x 6 和 2 x 5 接頭

8 個 FPGA 測試板(可提供 3 個 I/O 和 5 個輸入)為用戶提供了靈活的功能

8 個 FPGA 測試板可提供 5 個輸入和 3 個 I/O，便于用戶在 GPM D16-A12 模式下以 50MHz 的頻率進行 EPI

第1章FPGA概述

1.1FPGA的發(fā)展歷程

1.2FPGA的基本原理

1.2.1基于查找表的FPGA的基本結(jié)構(gòu)及邏輯實現(xiàn)原理

1.2.2基于乘積項的FPGA的基本結(jié)構(gòu)及邏輯實現(xiàn)原理

1.2.3FPGA的配置應(yīng)用

1.3FPGA的設(shè)計方法

1.4FPGA的設(shè)計流程

1.4.1基于"自頂向下"設(shè)計方法的FPGA設(shè)計流程

1.4.2基于"自頂向下"設(shè)計流程的優(yōu)點

1.5總結(jié)與結(jié)論

第2章硬件描述語言入門

2.1VHDL入門

2.1.1VHDL的模塊組織

2.1.2基本的數(shù)據(jù)類型及常量、變量、信號

2.1.3運算符及表達式

2.1.4VHDL基本語句

2.1.5典型電路的設(shè)計

2.2VerilogHDL入門

2.2.1VerilogHDL模塊的結(jié)構(gòu)

2.2.2基本的數(shù)據(jù)類型及常量、變量

2.2.3運算符及表達式

2.2.4語句

2.2.5典型電路的設(shè)計

2.2.6小結(jié)

2.3總結(jié)與結(jié)論

第3章簡單電路的HDL設(shè)計

3.1基本組合邏輯運算

3.1.1與運算

3.1.2或運算

3.1.3異或運算

3.1.4與非運算

3.1.5二選一多路選擇器

3.1.6兩位比較器

3.2基本時序器件--寄存器

3.2.1D觸發(fā)器

3.2.2T觸發(fā)器

3.2.3J-K觸發(fā)器

3.2.4時序器件--移位寄存器

3.3簡單數(shù)學(xué)運算

3.3.14位加法器

3.3.24位計數(shù)器

3.3.34位乘法器

3.4總結(jié)與結(jié)論

第4章FPGA的同步設(shè)計

4.1同步的定義

4.2同步部件

4.2.1基本的同步部件

4.2.2同步清除D型觸發(fā)器

4.2.3E型觸發(fā)器

4.2.4T型觸發(fā)器

4.2.5同步R-S觸發(fā)器

4.2.6R型觸發(fā)器

4.3狀態(tài)產(chǎn)生

4.3.1狀態(tài)的無條件執(zhí)行

4.3.2狀態(tài)的有條件執(zhí)行

4.4中央允許產(chǎn)生器

4.5同步清除

4.6時鐘歪斜的清除

4.7異步接口

4.7.1互相同步的系統(tǒng)

4.7.2互相異步的系統(tǒng)

4.7.3同步系統(tǒng)的異步輸入

4.7.4握手發(fā)送數(shù)據(jù)的安全性

4.7.5微處理器存儲器映射中的FPGA

4.7.6亞穩(wěn)定性

4.7.7小結(jié)

4.8總結(jié)與結(jié)論

第5章常見的FPGA設(shè)計實例

……

第6章FPGA的配置與編程

第7章3DES算法的FPGA實現(xiàn)及其在3DES-PCI安全卡中的應(yīng)用

第8章FPGA發(fā)展趨勢

附錄1世界著名的FPGA廠商

附錄2常用的FPGA開發(fā)工具

參考文獻

在眾多汽車電子系統(tǒng)開發(fā)領(lǐng)域中，賽車一直是FPGA大顯身手的場所。在汽車ECU領(lǐng)域，F(xiàn)PGA可協(xié)助提升靈活性、性能和可靠性。各大涉及賽車業(yè)務(wù)的機構(gòu)，如先進引擎研究有限公司(AER，AdvancedEngineResearchLtd)屬下的電子設(shè)計部LifeRacing，已開始在其ECU設(shè)計中引入Actel以Flash為基礎(chǔ)ProASICPlus的FPGA器件。有競爭力的賽車ECU需要采用復(fù)雜的調(diào)節(jié)算法，專為每個獨立的控制器而優(yōu)化，以管理引擎的定時功能。使用傳統(tǒng)的解決方案即標準定時處理單元(TPU)控制器，這個關(guān)鍵軟件會隨著應(yīng)用要求的改變，需要進行重大的修改。然而，借助基于Flash的FPGA的系統(tǒng)內(nèi)可重編程功能(ISP)，設(shè)計人員可以利用單芯片的上電運行FPGA器件取代以往的TPU控制器，從而縮短軟件開發(fā)時間、減少調(diào)試需求和加速產(chǎn)品的整體上市時間。

在ECU中，一般FPGA的主要功能是從機軸觸輪信號中提取引擎的位置信息。FPGA會根據(jù)抽象的機軸角度發(fā)出CPU中斷信號，而非傳統(tǒng)設(shè)計應(yīng)用的觸輪齒位，因而提高了靈活性和精度。ECU通常會將燃料添加和點火動作編為定時的調(diào)度事件，并以調(diào)度代碼執(zhí)行時間的引擎工作狀況為基礎(chǔ)。在事件發(fā)生前改變引擎工作狀態(tài)會引起角度誤差，而調(diào)度代碼往往與當前引擎的機軸觸輪輪齒式樣密切相關(guān)。FPGA能令調(diào)度代碼不受信號式樣影響，還能通過監(jiān)測引擎工作狀況來進行事件調(diào)度和持續(xù)調(diào)節(jié)，直至事件發(fā)生。此舉能提升代碼效率和靈活性，同時改善動態(tài)狀況下的控制精度。而且，基于Flash的FPGA(如Actel的ProASICPlus)的上電運行功能，能助設(shè)計人員除去傳統(tǒng)需要用來阻止燃料注射驅(qū)動器或點火線圈驅(qū)動器在上電期間啟動的附加元件。

LifeRacing專有的ECU設(shè)計F88便成功地應(yīng)用于2003年度SuperfundWorldSeries的第一輪賽事中-這是進入一級方程式大賽(Formula1)的重要踏腳石。

目前，商用道路車輛制造商也在考慮采用LifeRacing的ECU。這個控制單元具有高度靈活性，最適用于原型制造和研發(fā)環(huán)境，能應(yīng)付各式不同的引擎設(shè)置。FPGA正獲得廣泛接納，用于新一代汽車電子的設(shè)計方案中。在選擇FPGA的過程中深入了解各種技術(shù)的獨特性能，汽車設(shè)計人員便能從最有前景的技術(shù)中獲益，而不會影響業(yè)界在制造高可靠性和成本效益汽車方面的美譽。