半導(dǎo)體集成電路

集成電路如果以構(gòu)成它的電路基礎(chǔ)的晶體管來(lái)區(qū)分，有雙極型集成電路和MOS集成電路兩類(lèi)。前者以雙極結(jié)型平面晶體管為主要器件（如圖2），后者以MOS場(chǎng)效應(yīng)晶體管為基礎(chǔ)。圖3表示了典型的硅柵N溝道MOS集成電路的制造工藝過(guò)程。一般說(shuō)來(lái)，雙極型集成電路優(yōu)點(diǎn)是速度比較快，缺點(diǎn)是集成度較低,功耗較大；而MOS集成電路則由于MOS器件的自身隔離，工藝較簡(jiǎn)單，集成度較高,功耗較低，缺點(diǎn)是速度較慢。近來(lái)在發(fā)揮各自?xún)?yōu)勢(shì)，克服自身缺點(diǎn)的發(fā)展中，已出現(xiàn)了各種新的器件和電路結(jié)構(gòu)。

集成電路按電路功能分，可以有以門(mén)電路為基礎(chǔ)的數(shù)學(xué)邏輯電路和以放大器為基礎(chǔ)的線性電路。后者由于半導(dǎo)體襯底和工作元件之間存在著有害的相互作用，發(fā)展較前者慢。同時(shí)應(yīng)用于微波的微波集成電路和從Ⅲ-Ⅴ族化合物半導(dǎo)體激光器和光纖維導(dǎo)管為基礎(chǔ)的光集成電路也正在發(fā)展之中。

半導(dǎo)體集成電路除以硅為基礎(chǔ)的材料外，砷化鎵也是重要的材料，以它為基礎(chǔ)材料制成的集成電路，其工作速度可比硅集成電路高一個(gè)數(shù)量級(jí)，有著廣闊的發(fā)展前景。

從整個(gè)集成電路范疇講，除半導(dǎo)體集成電路外，還有厚膜電路與薄膜電路。

①厚膜電路。以陶瓷為基片，用絲網(wǎng)印刷和燒結(jié)等工藝手段制備無(wú)源元件和互連導(dǎo)線，然后與晶體管、二極管和集成電路芯片以及分立電容等元件混合組裝而成。

②薄膜電路。有全膜和混合之分。所謂全膜電路，就是指構(gòu)成一個(gè)完整電路所需的全部有源元件、無(wú)源元件和互連導(dǎo)體，皆用薄膜工藝在絕緣基片上制成。但由于膜式晶體管的性能差、壽命短，因此難以實(shí)際應(yīng)用。所以所說(shuō)的薄膜電路主要是指薄膜混合電路。它通過(guò)真空蒸發(fā)和濺射等薄膜工藝和光刻技術(shù)，用金屬、合金和氧化物等材料在微晶玻璃或陶瓷基片上制造電阻、電容和互連（薄膜厚度一般不超過(guò)1微米）,然后與一片或多片晶體管器件和集成電路的芯片高密度混合組裝而成。

厚膜和薄膜電路與單片集成電路相比，各有特點(diǎn)，互為補(bǔ)充。厚膜電路主要應(yīng)用于大功率領(lǐng)域；而薄膜電路則主要在高頻率、高精度方面發(fā)展其應(yīng)用領(lǐng)域。單片集成電路技術(shù)和混合集成電路技術(shù)的相互滲透和結(jié)合，發(fā)展特大規(guī)模和全功能集成電路系統(tǒng)，已成為集成電路發(fā)展的一個(gè)重要方向。

在所述半導(dǎo)體襯底上有：設(shè)置在所述電路塊邊緣的多個(gè)焊盤(pán)和從所述電路塊延伸至所述焊盤(pán)之間的多條布線；所述多個(gè)焊盤(pán)跟半導(dǎo)體集成電路裝置的外部引線連接，且所述多條布線是在所述半導(dǎo)體襯底的主面上設(shè)有另一電路塊時(shí)，用以跟來(lái)自該另一電路塊的布線連接的布線，做成具有能夠與來(lái)自該另一電路塊的布線連接的形狀。

半導(dǎo)體集成電路是電子產(chǎn)品的核心器件，其產(chǎn)業(yè)技術(shù)的發(fā)展情 況直接關(guān)系著電力工業(yè)的發(fā)展水平。就總體情況來(lái)看，半導(dǎo)體產(chǎn)業(yè) 的技術(shù)進(jìn)步在一定程度上推動(dòng)了新興產(chǎn)業(yè)的發(fā)展，包括光伏產(chǎn)業(yè)、 半導(dǎo)體照明產(chǎn)業(yè)以及平板顯示產(chǎn)業(yè)等多種，促進(jìn)了半導(dǎo)體集成電路 產(chǎn)業(yè)上下游產(chǎn)業(yè)供應(yīng)鏈的完善，并在一定程度上優(yōu)化了生態(tài)環(huán)境。 因此加強(qiáng)半導(dǎo)體集成電路產(chǎn)業(yè)技術(shù)的研究和探索，具有重要的現(xiàn)實(shí)意義。

集成電路在大約5mm×5mm大小的硅片上，已集成了一臺(tái)微型計(jì)算機(jī)的核心部分，包含有一萬(wàn)多個(gè)元件。集成電路典型制造過(guò)程見(jiàn)圖1。從圖1,可以看到，已在硅片上同時(shí)制造完成了一個(gè)N PN晶體管,一個(gè)由 P型擴(kuò)散區(qū)構(gòu)成的電阻和一個(gè)由N P結(jié)電容構(gòu)成的電容器,并用金屬鋁條將它們連在一起。實(shí)際上,在一個(gè)常用的直徑為75mm的硅片上（已發(fā)展到φ=125mm～150 mm）將有 3000000個(gè)這樣的元件，組成幾百個(gè)電路、子系統(tǒng)或系統(tǒng)。通過(guò)氧化、光刻、擴(kuò)散或離子注入、化學(xué)氣相淀積蒸發(fā)或?yàn)R射等一系列工藝，一層一層地將整個(gè)電路的全部元件、它們的隔離以及金屬互連圖形同時(shí)制造在一個(gè)單晶片上，形成一個(gè)三維網(wǎng)絡(luò)。而一次又可以同時(shí)加工幾十片甚至上百片這樣的硅片，所以一批可以得到成千上萬(wàn)個(gè)這樣的電路。這樣高的效率，正是集成電路能迅速發(fā)展的技術(shù)和經(jīng)濟(jì)原因。

這個(gè)三維網(wǎng)絡(luò)可以有各種不同的電路功能和系統(tǒng)功能，視各層的拓?fù)鋱D形和工藝規(guī)范而定。在一定的工藝規(guī)范條件下，主要由各層拓?fù)鋱D形控制，而各層的拓?fù)鋱D形又由各次光刻掩膜版所決定。所以光刻掩膜版的設(shè)計(jì)是制造集成電路的一個(gè)關(guān)鍵。它從系統(tǒng)或電路的功能要求出發(fā)，按實(shí)際可能的工藝參數(shù)進(jìn)行設(shè)計(jì)，并由計(jì)算機(jī)輔助來(lái)完成設(shè)計(jì)和掩膜版的制造。

在芯片制造完成后，經(jīng)過(guò)檢測(cè)，然后將硅片上的芯片一個(gè)個(gè)劃下來(lái)，將性能滿足要求的芯片封裝在管殼上，即構(gòu)成完整的集成電路。

就lC產(chǎn)業(yè)技術(shù)發(fā)展的實(shí)際情況來(lái)看，lC集成度增長(zhǎng)速度的降低，并不會(huì)導(dǎo)致微電子行業(yè)的停滯不前，IC產(chǎn)業(yè)可以在產(chǎn)品的多樣性方面以及產(chǎn)品性能方面實(shí)現(xiàn)現(xiàn)代化發(fā)展。隨著IC產(chǎn)業(yè)的不斷發(fā)展，IC產(chǎn)品能夠更加滿足市場(chǎng)的實(shí)際需求，IC產(chǎn)業(yè)設(shè)計(jì)人員可以結(jié)合行業(yè)客戶的實(shí)際需求來(lái)對(duì)IC產(chǎn)品進(jìn)行設(shè)計(jì)和制造，進(jìn)而推出多樣性的IC產(chǎn)品，并確保其功能得到一定程度的優(yōu)化。與此同時(shí)；IC產(chǎn)業(yè)發(fā)展過(guò)程中可以致力于降低現(xiàn)有工藝設(shè)備的制造成本，從而促進(jìn)IC產(chǎn)業(yè)的平衡穩(wěn)定發(fā)展。從另一角度來(lái)看，IC集成度增長(zhǎng)速度的降低，促使計(jì)算機(jī)系統(tǒng)和軟件開(kāi)發(fā)人員有更多的時(shí)問(wèn)和精力去研究IC產(chǎn)品，完善IC產(chǎn)品性能。

當(dāng)前我國(guó)大陸地區(qū)的IC產(chǎn)業(yè)規(guī)模相對(duì)較小，僅占全球IC產(chǎn)業(yè)的一小部分，總的來(lái)看，中國(guó)的集成電路產(chǎn)業(yè)在經(jīng)濟(jì)和技術(shù)方面都要相對(duì)落后于國(guó)際先進(jìn)水平。近年來(lái)國(guó)務(wù)院發(fā)布了關(guān)于IC產(chǎn)業(yè)發(fā)展的相關(guān)文件，一定程度上刺激了國(guó)內(nèi)lC產(chǎn)業(yè)投資，從而促進(jìn)了中國(guó)IC產(chǎn)業(yè)增長(zhǎng)率的提升。 2100433B

半導(dǎo)體集成電路工藝保障

1)原材料控制。包括對(duì)掩膜版、化學(xué)試劑、光刻膠、特別對(duì)硅材料等原材料的控制?？刂撇还獠捎脗鹘y(tǒng)的單一檢驗(yàn)方式，還可對(duì)關(guān)鍵原材料采用統(tǒng)計(jì)過(guò)程控制(statisticalprocesscontrol，SPC)技術(shù)，確保原材料的質(zhì)量水平高，質(zhì)量一致性好。

2)加工設(shè)備的控制。除采用先進(jìn)的設(shè)備進(jìn)行工藝加工外，還應(yīng)做好對(duì)設(shè)備日常維護(hù)、預(yù)防性維修等工作，同時(shí)應(yīng)對(duì)設(shè)備的關(guān)鍵參數(shù)進(jìn)行監(jiān)控，必要時(shí)建立設(shè)備參數(shù)的SPC控制模型進(jìn)行分析控制等。

3)工藝加工過(guò)程的控制。包括對(duì)關(guān)鍵工藝參數(shù)進(jìn)行SPC控制、工序能力分析、6σ設(shè)計(jì)等，同時(shí)對(duì)工藝加工關(guān)鍵環(huán)節(jié)建立工藝檢驗(yàn)手段，如對(duì)氧化層的針孔和裂紋的檢驗(yàn)、對(duì)可動(dòng)金屬離子的檢驗(yàn)、對(duì)金屬層穩(wěn)定性的檢驗(yàn)等。此外，工藝方面的保障還應(yīng)包括對(duì)操作人員的培訓(xùn)和考核、對(duì)環(huán)境潔凈度的控制和建立先進(jìn)的生產(chǎn)質(zhì)量管理信息系統(tǒng)等方面。

半導(dǎo)體集成電路設(shè)計(jì)保障

1) 常規(guī)可靠性設(shè)計(jì)技術(shù)。包括冗余設(shè)計(jì)、降額設(shè)計(jì)、靈敏度分析、中心值優(yōu)化設(shè)計(jì)等。

2) 針對(duì)主要失效模式的器件設(shè)計(jì)技術(shù)。包括針對(duì)熱載流子效應(yīng)、閂鎖效應(yīng)等主要失效模式，合理設(shè)計(jì)器件結(jié)構(gòu)、幾何尺寸參數(shù)和物理參數(shù)。

3) 針對(duì)主要失效模式的工藝設(shè)計(jì)保障。包括采用新的工藝技術(shù)，調(diào)整工藝參數(shù)，以提高半導(dǎo)體集成電路芯片的可靠性。

4) 半導(dǎo)體集成電路芯片可靠性計(jì)算機(jī)模擬技術(shù)。在電路設(shè)計(jì)的同時(shí)，以電路結(jié)構(gòu)、版圖布局布線以及可靠性特征參數(shù)為輸入，對(duì)電路的可靠性進(jìn)行計(jì)算機(jī)模擬分析。根據(jù)分析結(jié)果，可預(yù)計(jì)電路的可靠性水平，確定可靠性設(shè)計(jì)中應(yīng)采用的設(shè)計(jì)規(guī)則，發(fā)現(xiàn)電路和版圖設(shè)計(jì)方案中的可靠性薄弱環(huán)節(jié)。

本標(biāo)準(zhǔn)適用于對(duì)具有晶圓大小為8英寸或12英寸的半導(dǎo)體集成電路晶圓產(chǎn)品實(shí)際生產(chǎn)過(guò)程的工廠進(jìn)行評(píng)價(jià)，其他類(lèi)型集成電路產(chǎn)品生產(chǎn)制造工廠也可參考使用。

本標(biāo)準(zhǔn)規(guī)定了半導(dǎo)體集成電路制造業(yè)　晶圓　綠色工廠評(píng)價(jià)（以下簡(jiǎn)稱(chēng)“評(píng)價(jià)”）的原則、方法、指標(biāo)體系及要求、程序等。 2100433B

1992年12月17日，《半導(dǎo)體集成電路模擬鎖相環(huán)測(cè)試方法的基本原理》發(fā)布。

1993年8月1日，《半導(dǎo)體集成電路模擬鎖相環(huán)測(cè)試方法的基本原理》實(shí)施。