《超大規(guī)模集成電路物理設計》的定價是78.00,出版社是機械工業(yè)出版社,作者是(美)Andrew B.Kahng,出版時間是2014年6月,裝幀是平裝,開本是16。
書名 | 超大規(guī)模集成電路物理設計 | 作者 | (美)Andrew B.Kahng |
---|---|---|---|
原版名稱 | VLSI Physical Design | 譯者 | 于永斌 |
ISBN | 9787111462972 | 頁數(shù) | 271 |
定價 | 78.00 | 出版社 | 機械工業(yè)出版社 |
出版時間 | 2014年6月 | 裝幀 | 平裝 |
開本 | 16 | 叢書名 | 國際電氣工程先進技術譯叢 |
譯者序
原書序
前言
第1章緒論
1.1電子設計自動化(EDA)
1.2VLSI設計流程
1.3VLSI設計模式
1.4版圖層和設計規(guī)則
1.5物理設計優(yōu)化
1.6算法和復雜性
1.7圖論術語
1.8EDA常用術語
第1章參考文獻
第2章網表和系統(tǒng)劃分
2.1介紹
2.2術語
2.3優(yōu)化目標
2.4劃分算法
2.4.1KernighanLin(KL)算法
2.4.2擴展的KL算法
2.4.3FiducciaMattheyses(FM)算法
2.5多級劃分框架
2.5.1結群
2.5.2多級劃分
2.6基于多FPGA的系統(tǒng)劃分
第2章練習
第2章參考文獻
第3章芯片規(guī)劃
3.1布圖規(guī)劃介紹
3.2布圖規(guī)劃的優(yōu)化目標
3.3術語
3.4布圖的表示
3.4.1從布圖到一個約束圖對
3.4.2從布圖到一個序列對
3.4.3從序列對到一個布圖
3.5布圖規(guī)劃算法
3.5.1布圖尺寸變化
3.5.2群生長
3.5.3模擬退火
3.5.4集成布圖規(guī)劃算法
3.6引腳分配
3.7電源和地線布線
3.7.1電源和地線網分布設計
3.7.2平面布線
3.7.3網格布線
第3章練習
第3章參考文獻
第4章全局和詳細布局
4.1介紹
4.2優(yōu)化目標
4.3全局布局
4.3.1最小割布局
4.3.2解析布局
4.3.3模擬退火
4.3.4現(xiàn)代布局算法
4.4合法化和詳細布局
第4章練習
第4章參考文獻
第5章總體布線
5.1介紹
5.2術語和定義
5.3優(yōu)化目標
5.4布線區(qū)域的表示
5.5總體布線流程
5.6單網布線
5.6.1直線布線
5.6.2連通圖中的總體布線
5.6.3用Dijkstra算法找最短路徑
5.6.4用A*搜索算法找最短路徑
5.7全網表布線
5.7.1整數(shù)線性規(guī)劃布線
5.7.2拆線重布(RRR)
5.8現(xiàn)代總體布線
5.8.1模式布線
5.8.2協(xié)商擁塞布線
第5章練習
第5章參考文獻
第6章詳細布線
6.1術語
6.2水平和垂直約束圖
6.2.1水平約束圖
6.2.2垂直約束圖
6.3通道布線算法
6.3.1左邊算法
6.3.2狗腿算法
6.4開關盒布線
6.4.1術語
6.4.2開關盒布線算法
6.5單元上布線算法
6.5.1單元上布線方法
6.5.2單元上布線算法
6.6詳細布線的現(xiàn)代挑戰(zhàn)
第6章練習
第6章參考文獻
第7章特殊布線
7.1區(qū)域布線簡介
7.2區(qū)域布線中的線網順序
7.3非曼哈頓布線
7.3.1八向斯坦納樹
7.3.2八向迷宮搜索
7.4時鐘網絡的基本概念
7.4.1術語
7.4.2時鐘樹布線問題的提出
7.5現(xiàn)代時鐘樹綜合
7.5.1構建全局零偏移時鐘樹
7.5.2含擾動時鐘樹緩沖插入
第7章練習
第7章參考文獻
第8章時序收斂
8.1介紹
8.2時序分析和性能約束
8.2.1靜態(tài)時序分析
8.2.2使用零松弛法進行延遲預算
8.3時序驅動布局
8.3.1基于線網的技術
8.3.2在線性規(guī)劃的布局中使用STA
8.4時序驅動布線
8.4.1有界半徑有界代價算法
8.4.2PrimDijkstra算法的折中
8.4.3源匯延遲的最小化
8.5物理綜合
8.5.1改變門大小
8.5.2緩沖插入
8.5.3網表重構
8.6性能驅動設計流程
8.7結論
第8章練習
第8章參考文獻
附錄
附錄A章節(jié)習題的答案
第2章:網表和系統(tǒng)劃分
第3章:芯片規(guī)劃
第4章:全局和詳細布局
第5章:總體布線
第6章:詳細布線
第7章:特殊布線
第8章:時序收斂
附錄BCMOS單元版圖舉例
微型計算機的發(fā)展經歷了從集成電路到超大規(guī)模集成電路等幾代的變革,各代變革主要是基于什么?
微型計算機的發(fā)展經歷了從集成電路到超大規(guī)模集成電路等三代變革,各代變革主要是基于器件集成度的提高,從而帶動整機性能的提高。
模擬集成電路與數(shù)字集成電路設計差別很大,主要為以下方面:1 用到的背景知識不同,數(shù)字目前主要是CMOS邏輯設計,模擬的則偏向于實現(xiàn)某個功能的器件。2 設計流程不同,數(shù)字集成電路設計輸入為RTL,模擬設...
MC3361是美國MOTOROLA公司生產的單片窄帶調頻接收電路,主要應用于語音通訊的無線接收機。片內包含振蕩電路、混頻電路、限幅放大器、積分鑒頻器、濾波器、抑制器、掃描控制器及靜噪開關電路。主要應用...
格式:pdf
大?。?span id="ywtolpp" class="single-tag-height">770KB
頁數(shù): 5頁
評分: 4.5
以Synopsys推出的TCAD軟件TSUPREM-Ⅳ和Medici為藍本,結合100nm柵長PMOSFET的可制造性聯(lián)機仿真與優(yōu)化實例,闡述了超大規(guī)模集成電路DFM階段所進行的工藝級、器件物理特性級優(yōu)化及工藝參數(shù)的提取。
格式:pdf
大小:770KB
頁數(shù): 3頁
評分: 4.6
隨著芯片制造工藝的不斷發(fā)展,超大規(guī)模集成電路集成度不斷提高,體積不斷縮小.納米工藝一方面帶來產品規(guī)模、產品性能的提升,另一方面帶來了產品可靠性,不可信制造和測試效率、測試覆蓋率等諸多問題.為應對這些問題,設計工程師和測試工程師研發(fā)了很多新的方法,分析了超大規(guī)模集成電路在可靠性設計和測試技術發(fā)展的最新進展,最后指出了VLSI可靠性設計和測試技術的發(fā)展方向.
《超大規(guī)模集成電路:系統(tǒng)和電路的設計原理》系統(tǒng)地介紹了超大規(guī)模集成電路專用芯片的設計原理。主要內容包括:VLSI基礎,包括器件原理、工藝過程、電路抽象、版圖設計等內容;微系統(tǒng)設計,包括IP與SOC、測試與可測試性設計、微處理器設計等內容。 2100433B
《超大規(guī)模集成電路:系統(tǒng)和電路的設計原理》是由西北工業(yè)大學計算機學院教授高德遠、樊曉椏、張盛兵等編著的面向計算機專業(yè)和微電子專業(yè)本科生和研究生的大學VSIL課程教材。該書系統(tǒng)地介紹了超大規(guī)模集成電路專用芯片的設計原理。
集成電路按集成度高低的不同可分為小規(guī)模集成電路、中規(guī)模集成電路、大規(guī)模集成電路、超大規(guī)模集成電路、特大規(guī)模集成電路和巨大規(guī)模集成電路等。
小規(guī)模集成電路于1960年出現(xiàn),在一塊硅片上包含10-100個元件或1-10個邏輯門。如 邏輯門和觸發(fā)器等。如果用小規(guī)模數(shù)字集成電路(SSI)進行設計組合邏輯電路時,是以門電路作為電路的基本單元,所以邏輯函數(shù)的化簡應使使用的門電路的數(shù)目最少,而且門的輸入端數(shù)目也最少。
中規(guī)模集成電路(Medium Scale Integration:MSI)
1966年出現(xiàn),在一塊硅片上包含100-1000個元件或10-100個邏輯門。如 :集成計時器,寄存器,譯碼器等。
如果選用中規(guī)模集成電路(MSI)設計組合邏輯電路時,則以所用集成電路個數(shù)最少,品種最少,同時集成電路間的連線也最少。這往往需將邏輯函數(shù)表達式變換成選用電路所要求的表達形式,有時可直接用標準范式。
MSI中規(guī)模組合邏輯器件功能雖然比小規(guī)模集成電路SSI強,但也不像大規(guī)模集成電路LSI那樣功能專一化,這些器件產品的品種雖然不少,但也不可能完全符合使用者的要求,這就需要將多片級聯(lián)以擴展其功能,而且還可以用一些標準的中規(guī)模繼承組件來實現(xiàn)其它一些組合邏輯電路的設計。用中規(guī)模集成組件來進行組合邏輯電路設計時,其方法是選擇合適的MSI后,將實際問題轉化后的邏輯表達式變換為響應的MSI的表達形式。用MSI設計的組合邏輯電路與用門電路設計的組合邏輯電路相比,不僅體積小,重量較輕,而且提高了工作的可靠性。
中規(guī)模數(shù)據選擇起的級聯(lián)可擴展其選擇數(shù)據的路數(shù),其功能擴展不僅可用于組合邏輯電路,而且還可用于時序邏輯電路。在組合邏輯電路中主要有以下應用:
(1)級聯(lián)擴展,以增加選擇的路數(shù)、位數(shù),可實現(xiàn)由多位到多位的數(shù)據傳送;
(2)作邏輯函數(shù)發(fā)生器,用以實現(xiàn)任意組合邏輯電路的設計。
大規(guī)模集成電路(Large Scale Integrated circuits:LSI)
1970年出現(xiàn),在一塊硅片上包含103-105個元件或100-10000個邏輯門。如 :半導體存儲器,某些計算機外設。628512,628128(128K)最大容量1G。
超大規(guī)模集成電路(Very Large Scale Integrated circuits:VLSI)
在一塊芯片上集成的元件數(shù)超過10萬個,或門電路數(shù)超過萬門的集成電路,稱為超大規(guī)模集成電路。超大規(guī)模集成電路是20世紀70年代后期研制成功的,主要用于制造存儲器和微處理機。64k位隨機存取存儲器是第一代超大規(guī)模集成電路,大約包含15萬個元件,線寬為3微米。
超大規(guī)模集成電路的集成度已達到600萬個晶體管,線寬達到0.3微米。用超大規(guī)模集成電路制造的電子設備,體積小、重量輕、功耗低、可靠性高。利用超大規(guī)模集成電路技術可以將一個電子分系統(tǒng)乃至整個電子系統(tǒng)“集成”在一塊芯片上,完成信息采集、處理、存儲等多種功能。例如,可以將整個386微處理機電路集成在一塊芯片上,集成度達250萬個晶體管。超大規(guī)模集成電路研制成功,是微電子技術的一次飛躍,大大推動了電子技術的進步,從而帶動了軍事技術和民用技術的發(fā)展。超大規(guī)模集成電路已成為衡量一個國家科學技術和工業(yè)發(fā)展水平的重要標志,也是世界主要工業(yè)國家,特別是美國和日本競爭最激烈的一個領域。
特大規(guī)模集成電路(Ultra Large-Scale Integration:ULSI)
1993年隨著集成了1000萬個晶體管的16M FLASH和256M DRAM的研制成功,進入了特大規(guī)模集成電路ULSI (Ultra Large-Scale Integration)時代。特大規(guī)模集成電路的集成組件數(shù)在107~109個之間。
ULSI電路集成度的迅速增長主要取決于以下兩個因素:一是晶體生長技術已達到極高的水平;二是制造設備不斷完善,加工精度、自動化程度和可靠性的提高已使器件尺寸進入深亞微米級領域。硅單晶制備技術可使晶體徑向參數(shù)均勻,體內微缺陷減少,0.1~0.3um大小的缺陷平均可以少于0.05個/平方厘米。對電路加工過程中誘生的缺陷理論模型也有了較為完整的認識,由此發(fā)展了一整套晶體的加工工藝。生產電路用的硅片直徑的不斷增大,導致生產效率大幅度提高,硅片的直徑尺寸已達到12英寸。微缺陷的減少使芯片成品率增加,0.02個/平方厘米缺陷的硅片可使256MB DRAM的成品率達到80~90%。
巨大規(guī)模集成電路(Giga Scale Integration:GSI)
1994年由于集成1億個元件的1G DRAM的研制成功,進入巨大規(guī)模集成電路GSI(Giga Scale Integration)時代。巨大規(guī)模集成電路的集成組件數(shù)在109以上。