程序計(jì)數(shù)器

為了保證程序(在操作系統(tǒng)中理解為進(jìn)程)能夠連續(xù)地執(zhí)行下去，處理器必須具有某些手段來(lái)確定下一條指令的地址。而程序計(jì)數(shù)器正是起到這種作用，所以通常又稱為指令計(jì)數(shù)器。在程序開(kāi)始執(zhí)行前，必須將它的起始地址，即程序的第一條指令所在的內(nèi)存單元地址送入程序計(jì)數(shù)器，因此程序計(jì)數(shù)器的內(nèi)容即是從內(nèi)存提取的一條指令的地址。當(dāng)執(zhí)行指令時(shí)，處理器將自動(dòng)修改PC的內(nèi)容，即每執(zhí)行一條指令PC增加一個(gè)量，這個(gè)量等于指令所含的字節(jié)數(shù)，以便使其保持的總是將要執(zhí)行的下一條指令的地址。由于大多數(shù)指令都是按順序來(lái)執(zhí)行的，所以修改的過(guò)程通常只是簡(jiǎn)單的對(duì)PC加1。

但是，當(dāng)遇到轉(zhuǎn)移指令如JMP(跳轉(zhuǎn)、外語(yǔ)全稱:JUMP)指令時(shí)，后繼指令的地址(即PC的內(nèi)容)必須從指令寄存器中的地址字段取得。在這種情況下，下一條從內(nèi)存取出的指令將由轉(zhuǎn)移指令來(lái)規(guī)定，而不像通常一樣按順序來(lái)取得。因此程序計(jì)數(shù)器的結(jié)構(gòu)應(yīng)當(dāng)是具有寄存信息和計(jì)數(shù)兩種功能的結(jié)構(gòu)。

程序計(jì)數(shù)器是計(jì)算機(jī)處理器中的寄存器，它包含當(dāng)前正在執(zhí)行的指令的地址(位置)。當(dāng)每個(gè)指令被獲取，程序計(jì)數(shù)器的存儲(chǔ)地址加一。在每個(gè)指令被獲取之后，程序計(jì)數(shù)器指向順序中的下一個(gè)指令。當(dāng)計(jì)算機(jī)重啟或復(fù)位時(shí)，程序計(jì)數(shù)器通常恢復(fù)到零。

馮 ·諾伊曼計(jì)算機(jī)體系結(jié)構(gòu)的主要內(nèi)容之一就是"程序預(yù)存儲(chǔ)，計(jì)算機(jī)自動(dòng)執(zhí)行"!處理器要執(zhí)行的程序(指令序列)都是以二進(jìn)制代碼序列方式預(yù)存儲(chǔ)在計(jì)算機(jī)的存儲(chǔ)器中，處理器將這些代碼逐條地取到處理器中再譯碼、執(zhí)行，以完成整個(gè)程序的執(zhí)行。為了保證程序能夠連續(xù)地執(zhí)行下去，CPU必須具有某些手段來(lái)確定下一條取指指令的地址。程序計(jì)數(shù)器(PC )正是起到這種作用，所以通常又稱之為'指令計(jì)數(shù)器'。

在程序開(kāi)始執(zhí)行前，將程序指令序列的起始地址，即程序的第一條指令所在的內(nèi)存單元地址送入PC，CPU按照 PC的指示從內(nèi)存讀取第一條指令(取指)。當(dāng)執(zhí)行指令時(shí)，CPU自動(dòng)地修改PC的內(nèi)容，即每執(zhí)行一條指令PC增加一個(gè)量，這個(gè)量等于指令所含的字節(jié)數(shù)(指令字節(jié)數(shù))，使 PC總是指向下一條將要取指的指令地址。由于大多數(shù)指令都是按順序來(lái)執(zhí)行的，所以修改PC 的過(guò)程通常只是簡(jiǎn)單的對(duì)PC 加"指令字節(jié)數(shù)"。

當(dāng)程序轉(zhuǎn)移時(shí)，轉(zhuǎn)移指令執(zhí)行的最終結(jié)果就是要改變PC的值，此PC值就是轉(zhuǎn)去的目 標(biāo)地址。處理器總是按照PC 指向取指、譯碼、執(zhí)行，以此實(shí)現(xiàn)了程序轉(zhuǎn)移。

ARM 處理器中使用R15 作為PC，它總是指向取指單元，并且ARM 處理器中只有一個(gè)PC 寄存器，被各模式共用。R15 有32 位寬度(下述標(biāo)記為R15[31:0]，表示R15 的'第31位'到'第0位')，ARM 處理器可以直接尋址4GB的地址空間(2^32 = 4G )。

控制器的作用是控制和協(xié)調(diào)整個(gè)計(jì)算機(jī)的動(dòng)作控制通常需要程序計(jì)數(shù)器(PC)、指令寄存器(IR)、指令譯碼器(ID)、定時(shí)與控制電路以及脈沖源、中斷等共同完成。控制器由:指令寄存器Instruction Register、指令譯碼器Instruction Decoder、定時(shí)與控制電路Programmable Logic Array、程序計(jì)數(shù)器Program Counter、標(biāo)志寄存器Flags Register、堆棧和堆棧指針Stack Pointer、寄存器組等構(gòu)成。

CPU可以向控制器發(fā)送多種不同的命令，設(shè)備控制器應(yīng)能接收并識(shí)別這些命令。為此，在控制器中應(yīng)具有相應(yīng)的控制寄存器，用來(lái)存放接收的命令和參數(shù)，并對(duì)所接收的命令進(jìn)行譯碼。例如，磁盤(pán)控制器可以接收CPU發(fā)來(lái)的Read、Write、Format等15條不同的命令，而且有些命令還帶有參數(shù);相應(yīng)地，在磁盤(pán)控制器中有多個(gè)寄存器和命令譯碼器等。

這是指實(shí)現(xiàn)CPU與控制器之間、控制器與設(shè)備之間的數(shù)據(jù)交換。對(duì)于前者，是通過(guò)數(shù)據(jù)總線，由CPU并行地把數(shù)據(jù)寫(xiě)入控制器，或從控制器中并行地讀出數(shù)據(jù);對(duì)于后者，是設(shè)備將數(shù)據(jù)輸入到控制器，或從控制器傳送給設(shè)備。為此，在控制器中須設(shè)置數(shù)據(jù)寄存器。

控制器應(yīng)記下設(shè)備的狀態(tài)供CPU了解。例如，僅當(dāng)該設(shè)備處于發(fā)送就緒狀態(tài)時(shí)，CPU才能啟動(dòng)控制器從設(shè)備中讀出數(shù)據(jù)。為此，在控制器中應(yīng)設(shè)置一狀態(tài)寄存器，用其中的每一位來(lái)反映設(shè)備的某一種狀態(tài)。當(dāng)CPU將該寄存器的內(nèi)容讀入后，便可了解該設(shè)備的狀態(tài)。

就像內(nèi)存中的每一個(gè)單元都有一個(gè)地址一樣，系統(tǒng)中的每一個(gè)設(shè)備也都有一個(gè)地址，而設(shè)備控制器又必須能夠識(shí)別它所控制的每個(gè)設(shè)備的地址。此外，為使CPU能向(或從)寄存器中寫(xiě)入(或讀出)數(shù)據(jù)，這些寄存器都應(yīng)具有唯一的地址。例如，在IB-MPC機(jī)中規(guī)定，硬盤(pán)控制器中各寄存器的地址分別為320~32F之一?？刂破鲬?yīng)能正確識(shí)別這些地址，為此，在控制器中應(yīng)配置地址譯碼器。

由于I/O設(shè)備的速率較低而CPU和內(nèi)存的速率卻很高，故在控制器中必須設(shè)置一緩沖器。在輸出時(shí)，用此緩沖器暫存由主機(jī)高速傳來(lái)的數(shù)據(jù)，然后才以I/O設(shè)備所具有的速率將緩沖器中的數(shù)據(jù)傳送給I/O設(shè)備;在輸入時(shí)，緩沖器則用于暫存從I/O設(shè)備送來(lái)的數(shù)據(jù)，待接收到一批數(shù)據(jù)后，再將緩沖器中的數(shù)據(jù)高速地傳送給主機(jī)。

設(shè)備控制器還兼管對(duì)由I/O設(shè)備傳送來(lái)的數(shù)據(jù)進(jìn)行差錯(cuò)檢測(cè)。若發(fā)現(xiàn)傳送中出現(xiàn)了錯(cuò)誤，通常是將差錯(cuò)檢測(cè)碼置位，并向CPU報(bào)告，于是CPU將本次傳送來(lái)的數(shù)據(jù)作廢，并重新進(jìn)行一次傳送。這樣便可保證數(shù)據(jù)輸入的正確性。