CMOS工藝下高速光電接口接收機關(guān)鍵電路技術(shù)研究結(jié)題摘要

光通信的速度瓶頸目前在于電芯片，我國25G以上中高端芯片完全依賴進口。專用集成電路是互聯(lián)的關(guān)鍵技術(shù)，它的缺失將嚴(yán)重滯后我國國防事業(yè)及高性能計算產(chǎn)業(yè)發(fā)展；同時，過度依賴進口將為我國核心計算技術(shù)安全埋下隱患。在電路設(shè)計方面，電芯片主要面臨的兩個技術(shù)挑戰(zhàn)是速率和功耗。我國在配套集成電路方面研發(fā)能力嚴(yán)重落后，25G以上中高端芯片完全依賴進口，這極大阻礙了光子芯片的實用化，限制光模塊的性能及成本控制，因此，在電芯片設(shè)計方面首要解決的技術(shù)挑戰(zhàn)是速率的提升；其次，光模塊的能耗和發(fā)熱主要來自于與之封裝集成的電芯片，后者的集成度和功耗將直接決定高密度數(shù)據(jù)中心的建設(shè)規(guī)模和運行成本，因此要實現(xiàn)低功耗光電接口，主要依靠實現(xiàn)低功耗的電芯片。 本項目圍繞CMOS工藝下光電接收機電路的關(guān)鍵共性技術(shù)進行以下研究：（1）便于集成的高速光電接收機架構(gòu)和光電混合系統(tǒng)設(shè)計方法；（2）探討高速光電接收機的降噪聲技術(shù)；（3）研究適用于補償整個光電信號通路帶寬的均衡技術(shù)；（4）研究高速、低抖動、高噪聲容忍度的時鐘與數(shù)據(jù)恢復(fù)技術(shù)；（5）研究CMOS工藝下光電接收機集成電路模塊的實現(xiàn)技術(shù)，采用65nm CMOS工藝實現(xiàn)光電接收機集成電路。該項目致力于解決CMOS工藝下光電接收機系統(tǒng)的關(guān)鍵電路技術(shù)問題，為實現(xiàn)實用的光電接收機系統(tǒng)奠定良好基礎(chǔ)。本項目將極大促進高速光電轉(zhuǎn)換的深度融合式發(fā)展，從而極大推動國內(nèi)高性能計算機、通用服務(wù)器和大規(guī)模數(shù)據(jù)中心產(chǎn)業(yè)的發(fā)展。預(yù)期通過該課題的研究，突破低功耗高速串行光電接口的若干關(guān)鍵技術(shù)，為推動我國國產(chǎn)高端芯片的研制奠定基礎(chǔ)。

光纖通信具備低衰減、高帶寬的優(yōu)點，在網(wǎng)絡(luò)數(shù)據(jù)中心、高速社區(qū)網(wǎng)絡(luò)等方面得到廣泛應(yīng)用。隨著深亞微米集成電路的發(fā)展，CMOS工藝已經(jīng)支持實現(xiàn)光電收發(fā)信機集成電路，但高達幾十GHz的工作帶寬使光電接收機的單片實現(xiàn)存在難度。本項目圍繞CMOS工藝下光電接收機電路的關(guān)鍵共性技術(shù)進行以下研究：（1）便于集成的高速光電接收機架構(gòu)和光電混合系統(tǒng)設(shè)計方法；（2）探討高速光電接收機的降噪聲技術(shù)；（3）研究適用于補償整個光電信號通路帶寬的均衡技術(shù)；（4）研究高速、低抖動、高噪聲容忍度的時鐘與數(shù)據(jù)恢復(fù)技術(shù)；（5）研究CMOS工藝下光電接收機集成電路模塊的實現(xiàn)技術(shù)，采用65nm CMOS工藝實現(xiàn)光電接收機集成電路。該項目致力于解決CMOS工藝下光電接收機系統(tǒng)的關(guān)鍵電路技術(shù)問題，為實現(xiàn)實用的光電接收機系統(tǒng)奠定良好基礎(chǔ)。

雙極-CMOS集成電路(BiCMOS)雙極-CMOS集成電路(BiCMOS)由雙極型門電路和互補金屬-氧化物——半導(dǎo)體（CMOS）門電路構(gòu)成的集成電路。特點是將雙極（Bipolar）工藝和CMOS工藝兼容，在同一芯片上以一定的電路形式將雙極型電路和CMOS電路集成在一起，兼有高密度 、低功耗和高速大驅(qū)動能力等特點。

高性能BiCMOS電路于20世紀(jì)80年代初提出并實現(xiàn)，主要應(yīng)用在高速靜態(tài)存儲器、高速門陣列以及其他高速數(shù)字電路中，還可以制造出性能優(yōu)良的模/數(shù)混合電路，用于系統(tǒng)集成。有人預(yù)言，BiCMOS集成電路是繼CMOS集成電路形式之后最現(xiàn)實的下一代高速集成電路形式。

由于硅基標(biāo)準(zhǔn) CMOS 工藝的單片光電集成接收機具有成本低、可批量生產(chǎn)、成品率高120 等優(yōu)點，成為集成光電子領(lǐng)域的研究熱點，并取得了飛速的發(fā)展。自 1999年Bell 實驗室首次報道了基于標(biāo)準(zhǔn) CMOS 工藝的光電集成接收機后[9]，各發(fā)達國家的研究人員對此進行了積極的探索。比利時 K U Leuven 大學(xué)的 Hermans C 等人[18,19]從2000 年開始對基于標(biāo)準(zhǔn) CMOS 的光電探測器、光接收電路及單片集成光接收機進行了廣泛的研究。 2006 年，該研究小組采用 0.18 μm 標(biāo)準(zhǔn) CMOS 工藝研制出工作波長 850 nm 的傳輸125 速率 1.2 Gb/s、靈敏度–8 dBm 的單片集成接收機[19]。德國斯圖加特大學(xué)的 Jutzi M 等人對集成差分探測器和空間調(diào)制光探測器的光接收機前端進行了研究， 2006 年報道了一種基于標(biāo)準(zhǔn) CMOS 工藝集成 SML 探測器的 2Gb/s 單片集成光接收機[20]。另外，荷蘭 Twente 大學(xué)的Radovanovic S 等人[21]對標(biāo)準(zhǔn) CMOS 工藝中的高速探測器進行了系統(tǒng)的研究，首次提出采用模擬均衡器補償探測器的光頻響應(yīng)來實現(xiàn)高速、高靈敏度的光電集成接收機。 2005 年，該130 研究小組基于 0.18 μm 標(biāo)準(zhǔn) CMOS 技術(shù)研制出了一種工作波長 850 nm、傳輸速率 3 Gbit/s、靈敏度達-19 dBm的單片光電集成接收機。

CMOS電路是互補型金屬氧化物半導(dǎo)體電路(Complementary Metal-Oxide-Semiconductor)的英文字頭縮寫，它由絕緣場效應(yīng)晶體管組成，由于只有一種載流子，因‘而是一種單極型晶體管集成電路，其基本結(jié)構(gòu)是一個N溝道MOS管和一個P溝道MOS管，如圖1所示。