CMOS集成電路設(shè)計(jì)

第1章 集成電路設(shè)計(jì)概論

1.1集成電路（IC）的發(fā)展

1.2IC的設(shè)計(jì)要求

1.3IC的分類及其制造工藝

1.3.1IC的分類

1.3.2IC的制造工藝

1.4電子設(shè)計(jì)自動(dòng)化（EDA）技術(shù)的發(fā)展

1.5VLSI的層次化、結(jié)構(gòu)化設(shè)計(jì)

1.5.1VLSI設(shè)計(jì)的描述域和層次

1.5.2行為描述

1.5.3結(jié)構(gòu)描述

1.5.4物理描述

1.5.5IC設(shè)計(jì)流程

第2章 CMOS工藝及版圖

2.1工藝概述和類型

2.1.1工藝概述

2.1.2 工藝類型

2.2集成電路制造主要工藝

2.2.1氧化工藝

2.2.2光刻工藝

2.2.3摻雜工藝

2.2.4金屬化工藝

2.2.5掩膜版制造

2.3CMOS工藝

2.3.1CMOS工藝類別

2.3.2硅柵MOS工藝（簡(jiǎn)化）

2.3.3N阱CMOS工藝（簡(jiǎn)化）

2.3.4 雙阱CMOS工藝

2.4版圖設(shè)計(jì)規(guī)則

2.4.1設(shè)計(jì)規(guī)則的作用

2.4.2幾何設(shè)計(jì)規(guī)則

2.5電學(xué)設(shè)計(jì)規(guī)則

2.5.1分布電阻模型及其計(jì)算

2.5.2分布電容模型及其計(jì)算

習(xí)題與思考題

本章附錄 典型N阱CMOS主要工藝步驟

第3章 MOS晶體管與CMOS模擬電路基礎(chǔ)

3.1MOS晶體管模型

3.1.1NMOS管的I－V特性

3.1.2PMOS管的I－V特性

3.1.3閾值電壓

3.1.4MOS管的小信號(hào)模型

3.1.5MOS管的亞閾值模型

3.2CMOS模擬電路的基本模塊

3.2.1MOS開(kāi)關(guān)

3.2.2有源電阻

3.2.3電流阱和電流源

3.2.4鏡像電流源

3.2.5電壓基準(zhǔn)和電流基準(zhǔn)

3.3CM OS放大器

3.3.1反相放大器

3.3.2共源－共柵放大器

3.3.3CMOS差動(dòng)放大器

3.4運(yùn)算放大器

3.4.1運(yùn)算放大器的特點(diǎn)

3.4.2兩級(jí)運(yùn)算放大器

3.4.3共源－共柵運(yùn)算放大器

3.4.4帶輸出級(jí)的運(yùn)算放大器

3.5比較器

3.5.1比較器特性

3.5.2差動(dòng)比較器

3.5.3兩級(jí)比較器

3.5.4箝位比較器與遲滯比較器

3.5.5采用正反饋的比較器

3.5.6自動(dòng)調(diào)零

習(xí)題與思考題

第4章 CMOS 數(shù)字電路中的基本門(mén)電路

4.1MOS開(kāi)關(guān)及CMOS傳輸門(mén)

4.1.1MOS 開(kāi)關(guān)

4.1.2CMOS開(kāi)關(guān)（傳輸門(mén)）

4.2CMOS反相器

4.2.1CMOS反相器直流傳輸特性

4.2.2CMOS反相器的負(fù)載特性

4.3CMOS邏輯門(mén)――或非門(mén)和與非門(mén)

4.3.1CMOS或非門(mén)

4.3.2CMOS與非門(mén)

4.4信號(hào)傳輸延遲

4.4.1CMOS反相器的延遲

4.4.2連線延遲

4.4.3邏輯扇出延遲

4.4.4大電容負(fù)載驅(qū)動(dòng)電路

4.5CMOS電路的功率損耗

4.5.1靜態(tài)功耗PD

4.5.2動(dòng)態(tài)功耗

4.6CMOS邏輯門(mén)的噪聲容限

4.6.1CMOS反相器的噪聲容限

4.6.2CMOS與非門(mén)的噪聲容限

4.6.3CMOS或非門(mén)的噪聲容限

4.6.4“對(duì)稱”噪聲容限

習(xí)題與思考題

本章附錄 典型P阱CMOS工藝參數(shù)（3μm工藝）

第5章 模擬系統(tǒng)設(shè)計(jì)

5.1模擬信號(hào)處理

5.2數(shù)－模（D/A）轉(zhuǎn)換器

5.2.1D/A轉(zhuǎn)換器原理和技術(shù)性能

5.2.2權(quán)電阻D/A轉(zhuǎn)換器

5.2.3倒置R－2R梯形D/A轉(zhuǎn)換器

5.2.42N個(gè)電阻及開(kāi)關(guān)樹(shù)D/A轉(zhuǎn)換器

5.2.5權(quán)電容D/A轉(zhuǎn)換器

5.2.6組合式D/A轉(zhuǎn)換器

5.2.7串行D/A轉(zhuǎn)換器

5.3模－數(shù)（A/D）轉(zhuǎn)換器

5.3.1A/D轉(zhuǎn)換器的原理及技術(shù)性能

5.3.2采樣－保持（S/H）電路

5.3.3串行A/D轉(zhuǎn)換器

5.3.4逐次逼近A/D轉(zhuǎn)換器

5.3.5算法A/D轉(zhuǎn)換器

5.3.6并行A/D轉(zhuǎn)換器

5.3.7流水線（pipeline）A/D轉(zhuǎn)換器

5.3.8過(guò)采樣∑－△A/D轉(zhuǎn)換器

5.4連續(xù)時(shí)間濾波器

5.4.1低通濾波器

5.4.2高通濾波器

5.4.3帶通濾波器

5.5開(kāi)關(guān)電容濾波器

5.5.1開(kāi)關(guān)電容電路

5.5.2無(wú)源RLC開(kāi)關(guān)電容濾波器

5.5.3Z域綜合技術(shù)

習(xí)題與思考題

第6章 數(shù)字系統(tǒng)設(shè)計(jì)

6.1MOS時(shí)鐘電路

6.1.1單相MOS時(shí)鐘電路

6.1.2兩相MOS時(shí)鐘電路

6.1.3三相重疊MOS時(shí)鐘電路

6.2CMOS邏輯結(jié)構(gòu)

6.2.1CMOS互補(bǔ)邏輯

6.2.2傳輸管邏輯

6.2.3鐘控CMOS邏輯

6.2.4動(dòng)態(tài)CMOS邏輯

6.2.5CMOS多米諾（domino）邏輯

6.2.6NP多米諾（domino）邏輯（拉鏈CMOS）

6.2.7邏輯設(shè)計(jì)

6.3微處理器系統(tǒng)

6.3.1控制器

6.3.2 數(shù)據(jù)通道

習(xí)題與思考題

第7章 硬件描述語(yǔ)言VHDL基礎(chǔ)

7.1VHDL簡(jiǎn)介

7.1.1VHDL的特征

7.1.2VHDL的歷史背景

7.1.3VHDL的使用范圍

7.1.4使用VHDL設(shè)計(jì)VLSI的流程

7.2VHDL語(yǔ)言的基本結(jié)構(gòu)

7.2.1實(shí)體說(shuō)明

7.2.2結(jié)構(gòu)體

7.2.3配置（ CON FIGU RAT ION ）

7.2.4程序包和庫(kù)

7.2.5VHDL的標(biāo)識(shí)符

7.2.6VHDL詞法

7.3VHDL語(yǔ)言的數(shù)據(jù)類型和運(yùn)算符

7.3.1對(duì)象

7.3.2VHDL語(yǔ)言的數(shù)據(jù)類型

7.3.3VHDL語(yǔ)言的運(yùn)算符

7.4VHDL語(yǔ)言結(jié)構(gòu)體的描述方式

7.4.1結(jié)構(gòu)描述

7.4.2數(shù)據(jù)流描述

7.4.3行為描述

7.5VHDL語(yǔ)言的順序語(yǔ)句

7.5.1變量賦值語(yǔ)句

7.5.2信號(hào)賦值語(yǔ)句

7.5.3IF語(yǔ)句

7.5.4CASE語(yǔ)句

7.5.5循環(huán)（LOOP）語(yǔ)句

7.5.6NEXT語(yǔ)句

7.5.7EXIT語(yǔ)句

7.5.8斷言語(yǔ)句

7.5.9WAIT語(yǔ)句

7.5.10過(guò)程調(diào)用語(yǔ)句

7.5.11RETURN語(yǔ)句

7.5.12NULL語(yǔ)句

7.6VHDL并行語(yǔ)句

7.6.1進(jìn)程語(yǔ)句

7.6.2信號(hào)賦值語(yǔ)句

7.6.3并行過(guò)程調(diào)用

7.6.4元件例化語(yǔ)句

7.6.5生成語(yǔ)句

7.6.6塊語(yǔ)句

7.6.7保護(hù)塊

7.7子程序和屬性

7.7.1子程序

7.7.2預(yù)定義屬性

7.8VHDL激勵(lì)和測(cè)試基準(zhǔn)（testbench）

7.8.1VHDL激勵(lì)信號(hào)

7.8.2測(cè)試基準(zhǔn)描述

7.8.3交通燈控制器VHDL例子

習(xí)題與思考題

本章附錄 IEEESTANDARD程序包

附錄 國(guó)內(nèi)外常用數(shù)字邏輯電路符號(hào)對(duì)照表

主要參考文獻(xiàn)

本書(shū)從系統(tǒng)級(jí)芯片（SOC）設(shè)計(jì)的需要出發(fā)，介紹CMOS模擬集成電路和CMOS數(shù)字集成電路的設(shè)計(jì)，內(nèi)容包括：集成電路設(shè)計(jì)概論；CMOS工藝及版圖；MOS晶體管與CMOS模擬電路基礎(chǔ)；COMS數(shù)字電路中的基本門(mén)電路；模擬系統(tǒng)設(shè)計(jì)；數(shù)字系統(tǒng)設(shè)計(jì)；硬件描述語(yǔ)言VHDL基礎(chǔ)。 本書(shū)可作為高等理工院校電子、通信、計(jì)算機(jī)等專業(yè)高年級(jí)本科生及碩士研究生教材，也可供從事CMOS集成電路設(shè)計(jì)工作的科研人員參考。

《CMOS模擬集成電路設(shè)計(jì)》（第2版）（英文版）是模擬集成電路設(shè)計(jì)課的一本經(jīng)典教材。全書(shū)共分5個(gè)部分。主要介紹了模擬集成電路設(shè)計(jì)的背景知識(shí)、基本MOS半導(dǎo)體制造工藝、CMOS技術(shù)、CMOS器件建模，MOS開(kāi)關(guān)、MOS二極管、有源電阻、電流阱和電流源等模擬CMOS分支電路，以及反相器、差分放大器、共源共柵放大器、電流放大器、輸出放大器等CMOS放大器的原理、特性、分析方法和設(shè)計(jì)，CM0S運(yùn)算放大器、高性能CMOS運(yùn)算放大器、比較器，開(kāi)關(guān)電容電路、D/A和A/D變換器等CMOS模擬系統(tǒng)的分析方法、設(shè)計(jì)和模擬等內(nèi)容。

該書(shū)可作為高等學(xué)校電子工程、微電子學(xué)、計(jì)算機(jī)科學(xué)、電機(jī)工程與應(yīng)用電子技術(shù)等專業(yè)的的教科書(shū)，以及有關(guān)專業(yè)的選修課教材或研究生教材、教學(xué)參考書(shū)；也可作為在職的模擬集成電路設(shè)計(jì)工程師或與模擬集成電路設(shè)計(jì)有關(guān)的工程師的進(jìn)修教材或工程設(shè)計(jì)參考書(shū)。