電子技術(shù)與EDA技術(shù)課程設(shè)計(jì)

《電子技術(shù)課程設(shè)計(jì):EDA技術(shù)與應(yīng)用》目的和任務(wù)是通過實(shí)踐訓(xùn)練，要求學(xué)生初步掌握基于EDA技術(shù)的基本電路設(shè)計(jì)、常用硬件描述語(yǔ)言的使用、編程方法和仿真測(cè)試技術(shù)的應(yīng)用；學(xué)會(huì)使用QuartusⅡ工具軟件，掌握硬件電路設(shè)計(jì)軟件化的基本技能。課程立足于通過設(shè)計(jì)實(shí)驗(yàn)加強(qiáng)學(xué)生的動(dòng)手與實(shí)踐能力，提高學(xué)生分析問題、解決問題、應(yīng)用新知識(shí)的能力和創(chuàng)新精神。

全書理論聯(lián)系實(shí)際，根據(jù)順序漸進(jìn)的學(xué)習(xí)規(guī)律，由淺入深地安排課程內(nèi)容。

第1章 緒論

1.1 EDA技術(shù)的含義

1.2 EDA技術(shù)的發(fā)展歷程

1.3 EDA技術(shù)的實(shí)現(xiàn)目標(biāo)

1.4 硬件描述語(yǔ)言

1.5 基于EDA工具的開發(fā)流程

1.6 EDA的開發(fā)商和EDA工具軟件

1.7 EDA的發(fā)展趨勢(shì)

1.8 基于FPGA的SOPC技術(shù)

1.9 互聯(lián)網(wǎng)上的EDA資源

習(xí)題

第2章 FPGA/CPLD基本原理與應(yīng)用

2.1 可編程邏輯器件概述

2.1.1 PLD的發(fā)展進(jìn)程

2.1.2 可編程邏輯器件的分類

2.2 基于乘積項(xiàng)的CPLD結(jié)構(gòu)與工作原理

2.3 基于查找表（Look-Up-Table）的FPGA結(jié)構(gòu)與工作原理

2.4 IP內(nèi)核

2.5 FPGA/（CPLD測(cè)試技術(shù)

2.6 FPGA/（CPLD產(chǎn)品簡(jiǎn)介

2.7 CPLD和FPGA的編程與配置

2.7.1 利用ByteBlasterⅡ并口下載電纜進(jìn)行配置

2.7.2 利用ByteBlasterMV并口下載電纜進(jìn)行配置

2.7.3 利用MasterBlaster串行/USB通信電纜進(jìn)行配置

2.7.4 利用BitBlaster串行下載電纜進(jìn)行配置

2.7.5 利用FPGA的專用芯片進(jìn)行配置

2.7.6 使用單片機(jī)配置FPGA

2.7.7 使用CPLD配置FPGA

習(xí)題

第3章 VHDL硬件描述語(yǔ)言

3.1 VHDL簡(jiǎn)介

3.1.1 VHDL的產(chǎn)生

3.1.2 VHDL的特點(diǎn)

3.2 VHDL程序結(jié)構(gòu)

3.2.1 VHDL庫(kù)

3.2.2 VHDL程序包

3.2.3 實(shí)體

3.2.4 結(jié)構(gòu)體

3.2.5 配置

3.3 VHDL中的數(shù)據(jù)對(duì)象與數(shù)據(jù)類型

3.3.1 數(shù)據(jù)對(duì)象

3.3.2 數(shù)據(jù)類型

3.4 基本詞法單元與操作符

3.4.1 VHDL中的詞法單元包括注釋、數(shù)字、字符、字符串和位串

3.4.2 VHDL中的操作符

3.5 VHDL基本語(yǔ)句

3.5.1 并行語(yǔ)句

3.5.2 順序語(yǔ)句

3.6 VHDL與硬件電路的對(duì)應(yīng)

3.6.1 組合邏輯電路的VHDL描述

3.6.2 時(shí)序邏輯電路的VHDL描述

3.7 有限狀態(tài)機(jī)

3.7.1 一般狀態(tài)機(jī)的設(shè)計(jì)

3.7.2 Morre型有限狀態(tài)機(jī)的設(shè)計(jì)

3.7.3 Mealy型有限狀態(tài)機(jī)的設(shè)計(jì)

3.7.4 狀態(tài)編碼及剩余狀態(tài)處理

習(xí)題

第4章 QuartusⅡ功能及應(yīng)用

4.1 基本設(shè)計(jì)流程

4.1.1 建立設(shè)計(jì)文件夾和編輯文件

4.1.2 創(chuàng)建工程

4.1.3 編譯前設(shè)置

4.1.4 全程編譯

4.1.5 時(shí)序仿真

4.1.6 應(yīng)用RTL電路圖觀察器

4.1.7 引腳指配

4.1.8 配置文件下載

4.2 LPM宏功能模塊與IP應(yīng)用

4.2.1 宏功能模塊概述

4.2.2 宏模塊應(yīng)用實(shí)例

4.2.3 IP核及使用方法

4.3 SignalTapⅡ邏輯分析儀使用方法

4.3.1 SignalTapⅡ使用基本流程

4.3.2 SignalTapⅡ觸發(fā)信號(hào)的編輯

4.4 原理圖輸入設(shè)計(jì)方法

4.4.1 設(shè)計(jì)流程

4.4.2 應(yīng)用宏模塊的原理圖設(shè)計(jì)

習(xí)題

第5章 電路設(shè)計(jì)與實(shí)訓(xùn)

5.1 基本電路設(shè)計(jì)與實(shí)訓(xùn)

5.2 競(jìng)賽電路設(shè)計(jì)與實(shí)訓(xùn)

第6章 GW48 EDA/SOPC系統(tǒng)

6.1 GW48系統(tǒng)主板結(jié)構(gòu)與使用方法

6.2 實(shí)驗(yàn)電路系統(tǒng)結(jié)構(gòu)圖

6.3 超高速A/D、D/A板GW_ADDA說明

6.4 步進(jìn)電機(jī)和直流電機(jī)使用說明

6.5 SOPC適配板使用說明

6.6 GWDVPB電子設(shè)計(jì)競(jìng)賽應(yīng)用板使用說明

附錄 GW48 EDA系統(tǒng)結(jié)構(gòu)圖信號(hào)名與芯片引腳對(duì)照表2100433B

本書共分9章：模擬電子技術(shù)實(shí)驗(yàn)，模擬電子技術(shù)EDA實(shí)驗(yàn)，數(shù)字電子技術(shù)實(shí)驗(yàn)，數(shù)字電子技術(shù)EDA實(shí)驗(yàn)，電子技術(shù)綜合性實(shí)驗(yàn)，電子技術(shù)課程設(shè)計(jì)基礎(chǔ)知識(shí)，電子系統(tǒng)設(shè)計(jì)舉例及設(shè)計(jì)題目，Multisim10軟件的使用，QuartusII軟件的使用。實(shí)驗(yàn)和課程設(shè)計(jì)加強(qiáng)了數(shù)字可編程器件和EDA技術(shù)的應(yīng)用，做到了軟件硬件的有機(jī)結(jié)合。既滿足了驗(yàn)證性、提高性、設(shè)計(jì)性、綜合性實(shí)驗(yàn)和課程設(shè)計(jì)的需要，又為研究開發(fā)性實(shí)驗(yàn)和全國(guó)大學(xué)生電子設(shè)計(jì)競(jìng)賽提供了條件。