電子系統(tǒng)設(shè)計(jì)自動(dòng)化

• 密碼鎖輸入電路KEYB 0ARD.VHD中對(duì)各種分頻信號(hào)/信號(hào)序列的設(shè)計(jì)有獨(dú)到之處。該設(shè)計(jì)中，利用一個(gè)自由計(jì)數(shù)器來(lái)產(chǎn)生各種需要的頻率，也就是先建立一個(gè)N位計(jì)數(shù)器，N的大小根據(jù)電路的需求來(lái)決定。N的值越大，電路可以除頻的次數(shù)就越多，這樣就可以獲得更大的頻率變化，以便提供多種不同頻率的時(shí)鐘信號(hào)。若輸入時(shí)鐘為CLK，N位計(jì)數(shù)器的輸出為Q[N-1，0]，則Q（0）為CLK的2分頻脈沖信號(hào)，Q（1）為CLK的4分頻脈沖信號(hào)，Q（2）為CLK的6分頻脈沖信號(hào)，……Q（N-1）為CLK的2N分頻脈沖信號(hào)；Q（5 DOWNT04）取得的是一個(gè)脈沖波形序列，其值是依00、01、10、11、00、01周期性變化的，其變化頻率為CLK的25分頻，也就是32分頻。我們利用以上規(guī)律即可得到各種我們所需要頻率的信號(hào)或信號(hào)序列。

• 鍵盤輸入去抖電路的設(shè)計(jì)程序DEBOUNCING.VHD在實(shí)際系統(tǒng)的開(kāi)發(fā)中有較好的參考價(jià)值。

• 密碼鎖控制電路CTRL，VHD中對(duì)于數(shù)據(jù)的更新及移位方法比較好。程序中使用語(yǔ)句“ACC <=ACC（11 DOWNT0 0）&DATA_N”非常簡(jiǎn)潔地同時(shí)實(shí)現(xiàn)了ACC中的低4位用DATA_N進(jìn)行更新，而高12位用ACC中的原來(lái)的低12位左移而來(lái)的處理。

• 在密碼鎖輸入電路等模塊的程序的設(shè)計(jì)和仿真中，為了便于觀察一些中間結(jié)果，在程序中增加了一些觀測(cè)輸出點(diǎn)。這一設(shè)計(jì)技巧，對(duì)于較大的程序或多進(jìn)程程序的設(shè)計(jì)非常重要。同時(shí)在仿真時(shí)，為了便于觀測(cè)全局結(jié)果，降低了分頻常數(shù)。同理，在進(jìn)行程序仿真時(shí)，對(duì)于程序中數(shù)目較大的分頻/計(jì)數(shù)/計(jì)時(shí)常數(shù)的修改是非常必要的。

自集成電路從60年代出現(xiàn)以來(lái)，隨著它在速度、規(guī)模和價(jià)格上取得了令人矚目的飛躍，電子系統(tǒng)也得到了快速發(fā)展。進(jìn)入90年代，電子信息類產(chǎn)品的開(kāi)發(fā)明顯地出現(xiàn)了兩個(gè)特點(diǎn):一是開(kāi)發(fā)產(chǎn)品的復(fù)雜程度加深;二是開(kāi)發(fā)產(chǎn)品的上市時(shí)限緊迫。所謂開(kāi)發(fā)產(chǎn)品的復(fù)雜程度深是指設(shè)計(jì)者往往要將更多的功能、更高的性能和更豐富的技術(shù)含量集成于所開(kāi)發(fā)的電子系統(tǒng)之中。目前的趨勢(shì)是系統(tǒng)集成(system on a chip或chip in system。所謂產(chǎn)品開(kāi)發(fā)的時(shí)限性，是指在產(chǎn)品的壽命期間應(yīng)讓產(chǎn)品早日上市。從市場(chǎng)的角度開(kāi)發(fā)應(yīng)市的新產(chǎn)品應(yīng)該做到使產(chǎn)品無(wú)延誤地投放市場(chǎng)。如圖1表示了市場(chǎng)學(xué)中的一種市場(chǎng)窗口，從圖1中可以看出，減少延誤、縮短系統(tǒng)開(kāi)發(fā)周期以及盡早推出產(chǎn)品上市是十分重要的。

由于電子系統(tǒng)復(fù)雜且具有上市的時(shí)限性，因此手工設(shè)計(jì)無(wú)法完成。只有采用EDA(電子設(shè)計(jì)自動(dòng)化)設(shè)計(jì)方式，從手工設(shè)計(jì)過(guò)渡到自動(dòng)設(shè)計(jì)，將大量繁重、重復(fù)性的工作交給計(jì)算機(jī)去完成。因而，提高EDA方法的自動(dòng)化程度，縮短整體EDA設(shè)計(jì)周期，具有十分重要的意義。

瓶頸問(wèn)題

典型的電子系統(tǒng)的制造周期中包含以下幾個(gè)步驟：系統(tǒng)規(guī)劃、功能設(shè)計(jì)、邏輯設(shè)計(jì)、電路設(shè)計(jì)、設(shè)計(jì)驗(yàn)證、生產(chǎn)制作、測(cè)試調(diào)試。歸納起來(lái)可劃為三個(gè)主要階段：設(shè)計(jì)階段、生產(chǎn)制作階段與測(cè)試階段。

進(jìn)行電路設(shè)計(jì)時(shí)，首先要選擇使用的電子器件。由于系統(tǒng)的復(fù)雜性加深，分立器件已經(jīng)不能滿足對(duì)設(shè)計(jì)的精度和質(zhì)量的要求，應(yīng)采用集成電路進(jìn)行設(shè)計(jì)。電子系統(tǒng)中所使用的集成電路，一般來(lái)說(shuō)有三種芯片可供選擇：全定制電路芯片、半定制電路芯片、通用電路芯片。全定制電路芯片完全由設(shè)計(jì)者自己開(kāi)發(fā)設(shè)計(jì)，集成度高，可以針對(duì)所設(shè)計(jì)的電子系統(tǒng)進(jìn)行優(yōu)化，使性能達(dá)到最優(yōu)，但是其芯片設(shè)計(jì)、制作的成本都比較高，并且設(shè)計(jì)開(kāi)發(fā)的周期較長(zhǎng)，所以全定制電路芯片一般只用于大規(guī)模生產(chǎn)中，在電子系統(tǒng)的設(shè)計(jì)開(kāi)發(fā)過(guò)程中不使用全定制電路芯片。對(duì)于半定制電路芯片，設(shè)計(jì)者不需從頭設(shè)計(jì)，只需將所需功能用開(kāi)發(fā)系統(tǒng)“寫”入半定制電路芯片，如EPLD,CPLD,FPGA等。因而在性能上雖然不能達(dá)到最優(yōu)，但是設(shè)計(jì)制作的成本較低，開(kāi)發(fā)周期短，比較適合于在電子系統(tǒng)的設(shè)計(jì)開(kāi)發(fā)中使用。而通用電路芯片，特別是SROM , EPROM , EPROM等，由于價(jià)格便宜，使用方便，也廣泛地應(yīng)用于電子系統(tǒng)的設(shè)計(jì)、生產(chǎn)過(guò)程中。

因此，在電子系統(tǒng)的設(shè)計(jì)開(kāi)發(fā)過(guò)程中，主要考慮使用半定制電路芯片和通用電路芯片。在電子系統(tǒng)規(guī)模較大的情況下，如果在開(kāi)發(fā)設(shè)計(jì)過(guò)程中全部使用或者主要依賴于通用電路芯片，則設(shè)計(jì)出的PC B板會(huì)規(guī)模非常大，并且整個(gè)系統(tǒng)的集成度很差，同時(shí)性能下降，可靠性降低。如果對(duì)電子產(chǎn)品的設(shè)計(jì)開(kāi)發(fā)采用半定制電路芯片，由設(shè)計(jì)者自行規(guī)定器件的邏輯功能，可將大量的電路功能集成到一個(gè)單芯片中，從而提高了系統(tǒng)的集成度和可靠性。然而半定制電路芯片的制作成本比通用電路芯片的成本高得多，例如，同樣是使用上百萬(wàn)門的存儲(chǔ)器電路，將此部分電路集成到半定制電路芯片中，比直接使用ROM或RAM通用電路芯片的花費(fèi)高幾十倍。所以，要同時(shí)考慮性能、集成度和開(kāi)發(fā)成本這些相互矛盾的因素，并最終取得相對(duì)最優(yōu)的結(jié)果?？梢?jiàn)電子系統(tǒng)的設(shè)計(jì)開(kāi)發(fā)應(yīng)該采取半定制電路芯片與通用電路芯片配合使用的方法。

開(kāi)發(fā)過(guò)程

綜上所述，電子系統(tǒng)設(shè)計(jì)開(kāi)發(fā)的一般過(guò)程是:

系統(tǒng)規(guī)劃，功能設(shè)計(jì)。

邏輯設(shè)計(jì)，并進(jìn)行邏輯模擬。

電路設(shè)計(jì)。根據(jù)系統(tǒng)的規(guī)模、復(fù)雜度選擇所使用的元器件。在設(shè)計(jì)開(kāi)發(fā)的過(guò)程中，要縮短設(shè)計(jì)周期，降低開(kāi)發(fā)成本，主要選擇半定制電路和通用的元器件。根據(jù)電路的邏輯功能，同時(shí)考慮系統(tǒng)集成度和設(shè)計(jì)成本，確定將哪些電路功能集成到半定制電路芯片中，哪些電路功能可直接采用通用元器件芯片。

設(shè)計(jì)半定制電路芯片。

設(shè)計(jì)印刷電路板。將自己設(shè)計(jì)的半定制電路芯片與通用電路芯片組合成完整的電路，設(shè)計(jì)印刷電路板。

制作印刷電路板，完成整個(gè)系統(tǒng)的制作。

測(cè)試調(diào)試，并最終形成設(shè)計(jì)開(kāi)發(fā)的新產(chǎn)品，推向市場(chǎng)。

在現(xiàn)在的技術(shù)條件下，EDA設(shè)計(jì)方式已經(jīng)比較成熟，從邏輯分析模擬到半定制電路設(shè)計(jì)、印刷電路板設(shè)計(jì)，都有專門的軟件來(lái)完成。隨著PLD,FPGA技術(shù)、以及PCB板自動(dòng)布局、布線技術(shù)的發(fā)展，半定制電路設(shè)計(jì)、PCB板設(shè)計(jì)已實(shí)現(xiàn)了較高程度的自動(dòng)化，可以簡(jiǎn)單、迅速地完成設(shè)計(jì)任務(wù)。然而將自己設(shè)計(jì)的半定制電路芯片與通用電路芯片組合成完整電路輸入到PCB板的設(shè)計(jì)軟件中去設(shè)計(jì)PCB板，這一步基本上是手工操作，做起來(lái)相當(dāng)繁瑣。

例如，使用軟件ALTERA進(jìn)行半定制電路芯片的設(shè)計(jì)，使用軟件PROTEL進(jìn)行印刷電路板的設(shè)計(jì)。雖然其最新版本(Protel98,99)中包含了ALTERA的元件庫(kù)，但由于半定制電路芯片都是自己設(shè)計(jì)的，管腿功能和名稱不可能統(tǒng)一，所以即使PRO-TEL中有ALTERA的元件庫(kù)，仍然不實(shí)用。通常的做法是先在PROTEL的元件庫(kù)中建立或編輯修改芯片的原型，然后使用。而且由于自己設(shè)計(jì)的半定制電路芯片互不相同，所以對(duì)每一個(gè)芯片都需要在庫(kù)中建立修改它的原型；另一方面，半定制電路芯片的管腿很多(一般都有幾十個(gè)甚至上百個(gè)管腿)，并且在很多情況下庫(kù)中所建芯片原型只使用少數(shù)幾次。建庫(kù)完成后，還需進(jìn)行Schematic式設(shè)計(jì)繪制電路原理圖。因而這種通常的做法費(fèi)時(shí)費(fèi)力，效率非常低，已成為制約提高電子產(chǎn)品開(kāi)發(fā)速度的一個(gè)瓶頸，具有非常大的改進(jìn)余地。

接口軟件Port

解決這一瓶頸問(wèn)題，就要將手工作業(yè)部分變?yōu)樽詣?dòng)。解決方案就是在半定制電路設(shè)計(jì)與印刷電路板設(shè)計(jì)之間用軟件自動(dòng)接口，使設(shè)計(jì)好的半定制電路芯片能夠直接用于PCB板的設(shè)計(jì)，從而省去繁瑣的建庫(kù)操作，實(shí)現(xiàn)從半定制電路設(shè)計(jì)到印刷電路板設(shè)計(jì)的自動(dòng)化。

以ALTERA(半定制電路設(shè)計(jì)軟件)和PROTELCPCB（板設(shè)計(jì)軟件)為例，編寫ALTERA與PROTEL之間的接口軟件Port，來(lái)完成自動(dòng)輸入。

使用PROTEL進(jìn)行PC B設(shè)計(jì)的步驟是：首先使用Protel Schematic進(jìn)行電氣原理設(shè)計(jì)，即用電氣圖形符號(hào)編輯器(Schematic Library Editor)制作、編輯和管理元器件的圖形符號(hào)庫(kù)，用電氣原理圖編輯器(Schemat-is Sheet Editor)制作、編輯和檢查符合電氣設(shè)計(jì)方案的原理圖;然后利用編輯好的原理圖生成電氣連接網(wǎng)絡(luò)表，以此與PCB設(shè)計(jì)及其他EDA工具(SPICE ,EEsof , Xilinx , OrCAD等)有機(jī)地連接。由此可見(jiàn)，Protel Schematic依靠電氣連接網(wǎng)絡(luò)表進(jìn)行數(shù)據(jù)傳輸，因此可以考慮跳過(guò)Protel Schematic Sheet Editor繪制電氣原理圖部分，直接產(chǎn)生用于其他EDA工具的電氣連接網(wǎng)絡(luò)表。接口軟件Port能直接生成整個(gè)電子系統(tǒng)的元器件連接網(wǎng)絡(luò)表，作為Protel PCB設(shè)計(jì)的輸入文件，而跳過(guò)了Protel Schematic繪制原理圖的部分。由于現(xiàn)在接口軟件Port主要為PC B設(shè)計(jì)服務(wù)，所以編寫Port時(shí)只考慮了生成用于PC B設(shè)計(jì)的電氣連接網(wǎng)絡(luò)表，但是仍保留了與其他EDA工具(如SPICE , EEsof等)傳遞數(shù)據(jù)的接口。

接口軟件Port以C 作為編程語(yǔ)言，采用VisualC 6.0作為編程的工作平臺(tái)，是標(biāo)準(zhǔn)的Windows多文檔應(yīng)用程序，可以同時(shí)編輯多個(gè)電氣連接網(wǎng)絡(luò)表。能夠非常方便地處理半定制電路芯片和通用電路芯片，并且對(duì)連接網(wǎng)絡(luò)表提供了很強(qiáng)大的修改、整理以及統(tǒng)計(jì)的功能。下面詳細(xì)介紹接口軟件Port的使用。

首先，對(duì)于自己設(shè)計(jì)的半定制電路芯片，直接利用ALTERA的設(shè)計(jì)結(jié)果。通過(guò)對(duì)話框調(diào)用ALTERA的輸出文件，將自己設(shè)計(jì)的半定制電路芯片加入到網(wǎng)絡(luò)連接表中，省去了對(duì)半定制電路芯片建庫(kù)的工作。另外，如果需要更改半定制電路芯片的管腿名，可通過(guò)復(fù)選框的設(shè)定來(lái)打開(kāi)對(duì)話框，進(jìn)行管腿名的修改。

其次，同樣可以將通用電路芯片加入到網(wǎng)絡(luò)連接表中。對(duì)于通用電路芯片，通過(guò)庫(kù)的形式進(jìn)行處理，調(diào)用庫(kù)編輯對(duì)話框?qū)?kù)中的元器件加入網(wǎng)絡(luò)表。庫(kù)編輯對(duì)話框上半部分是對(duì)庫(kù)進(jìn)行處理，列表框顯示內(nèi)存中的元件庫(kù)，按鈕Add和Remove的功能分別是將庫(kù)加入內(nèi)存和從內(nèi)存中剔除庫(kù)，按鈕NewLib是建立新的庫(kù)。下半部分是對(duì)庫(kù)中的元器件進(jìn)行處理，列表框顯示選中元件庫(kù)中所包含的元器件，右側(cè)的一排按鈕對(duì)選中的元件進(jìn)行操作，其功能如下:

按鈕Add to Net:打開(kāi)添加通用電路芯片對(duì)話框，通過(guò)輸入網(wǎng)絡(luò)名稱，即將選中的元件加入到網(wǎng)絡(luò)連接表。

按鈕Append a New和Append a Copy:打開(kāi)庫(kù)元件編輯對(duì)話框，通過(guò)填寫對(duì)話框中的各項(xiàng)內(nèi)容，實(shí)現(xiàn)向所選庫(kù)中增加期望的新元件。

按鈕Modify Comp:打開(kāi)庫(kù)元件編輯對(duì)話框，修改選中的元件。

按鈕Remove Comp:從庫(kù)中永久性地刪除所選中的元件。

可簡(jiǎn)單快捷地將電路設(shè)計(jì)中所用到的半定制電路芯片與通用電路芯片構(gòu)造成完整的電氣連接網(wǎng)絡(luò)表，供Propel PCB設(shè)計(jì)自動(dòng)布局、布線使用。如此可非常容易地完成Propel PCB設(shè)計(jì)的輸入工作，實(shí)現(xiàn)從半定制電路設(shè)計(jì)到PCB設(shè)計(jì)的自動(dòng)化。

此外，為使用方便，接口軟件Port還提供對(duì)網(wǎng)絡(luò)連接表進(jìn)行檢查、修改、整理的功能?？梢詫?duì)網(wǎng)絡(luò)連接表中多余的元器件進(jìn)行刪除;對(duì)輸入錯(cuò)誤的元器件進(jìn)行修改；對(duì)選擇錯(cuò)誤的元器件進(jìn)行替換。如果要查詢?cè)骷倪B接關(guān)系，打開(kāi)對(duì)話框，可方便地顯示出元器件的管腿連接，而且通過(guò)單擊按鈕Input A File可以調(diào)用Microsoft Office 97中的MicrosoftExcel，將元件的連接關(guān)系自動(dòng)生成Excel文件，為制作設(shè)計(jì)報(bào)告提供方便。

(1) 前端設(shè)計(jì)(系統(tǒng)建模RTL 級(jí)描述)后端設(shè)計(jì)(FPGAASIC)系統(tǒng)建模。

(2)IP復(fù)用。

(3) 前端設(shè)計(jì)。

(4) 系統(tǒng)描述：建立系統(tǒng)的數(shù)學(xué)模型。

(5) 功能描述：描述系統(tǒng)的行為或各子模塊之間的數(shù)據(jù)流圖。

(6)邏輯設(shè)計(jì)：將系統(tǒng)功能結(jié)構(gòu)化，通常以文本、原理圖、邏輯圖、布爾表達(dá)式來(lái)表示設(shè)計(jì)結(jié)果。

(7) 仿真：包括功能仿真和時(shí)序仿真，主要驗(yàn)證系統(tǒng)功能的正確性及時(shí)序特性。

從目前的EDA技術(shù)來(lái)看，其發(fā)展趨勢(shì)是政府重視、使用普及、應(yīng)用廣泛、工具多樣、軟件功能強(qiáng)大。

中國(guó)EDA市場(chǎng)已漸趨成熟，不過(guò)大部分設(shè)計(jì)工程師面向的是PCB制板和小型ASIC領(lǐng)域，僅有小部分（約11%）的設(shè)計(jì)人員開(kāi)發(fā)復(fù)雜的片上系統(tǒng)器件。為了與臺(tái)灣和美國(guó)的設(shè)計(jì)工程師形成更有力的競(jìng)爭(zhēng)，中國(guó)的設(shè)計(jì)隊(duì)伍有必要引進(jìn)和學(xué)習(xí)一些最新的EDA技術(shù)。

在信息通信領(lǐng)域，要優(yōu)先發(fā)展高速寬帶信息網(wǎng)、深亞微米集成電路、新型元器件、計(jì)算機(jī)及軟件技術(shù)、第三代移動(dòng)通信技術(shù)、信息管理、信息安全技術(shù)，積極開(kāi)拓以數(shù)字技術(shù)、網(wǎng)絡(luò)技術(shù)為基礎(chǔ)的新一代信息產(chǎn)品，發(fā)展新興產(chǎn)業(yè)，培育新的經(jīng)濟(jì)增長(zhǎng)點(diǎn)。要大力推進(jìn)制造業(yè)信息化，積極開(kāi)展計(jì)算機(jī)輔助設(shè)計(jì)（CAD）、計(jì)算機(jī)輔助工程（CAE）、計(jì)算機(jī)輔助工藝（CAPP）、計(jì)算機(jī)機(jī)輔助制造（CAM）、產(chǎn)品數(shù)據(jù)管理（PDM）、制造資源計(jì)劃（MRPII）及企業(yè)資源管理（ERP）等。有條件的企業(yè)可開(kāi)展“網(wǎng)絡(luò)制造”，便于合作設(shè)計(jì)、合作制造，參與國(guó)內(nèi)和國(guó)際競(jìng)爭(zhēng)。開(kāi)展“數(shù)控化”工程和“數(shù)字化”工程。自動(dòng)化儀表的技術(shù)發(fā)展趨勢(shì)的測(cè)試技術(shù)、控制技術(shù)與計(jì)算機(jī)技術(shù)、通信技術(shù)進(jìn)一步融合，形成測(cè)量、控制、通信與計(jì)算機(jī)（M3C）結(jié)構(gòu)。在ASIC和PLD設(shè)計(jì)方面，向超高速、高密度、低功耗、低電壓方面發(fā)展。

外設(shè)技術(shù)與EDA工程相結(jié)合的市場(chǎng)前景看好，如組合超大屏幕的相關(guān)連接，多屏幕技術(shù)也有所發(fā)展。

中國(guó)自1995年以來(lái)加速開(kāi)發(fā)半導(dǎo)體產(chǎn)業(yè)，先后建立了幾所設(shè)計(jì)中心，推動(dòng)系列設(shè)計(jì)活動(dòng)以應(yīng)對(duì)亞太地區(qū)其它EDA市場(chǎng)的競(jìng)爭(zhēng)。

在EDA軟件開(kāi)發(fā)方面，目前主要集中在美國(guó)。但各國(guó)也正在努力開(kāi)發(fā)相應(yīng)的工具。日本、韓國(guó)都有ASIC設(shè)計(jì)工具，但不對(duì)外開(kāi)放。中國(guó)華大集成電路設(shè)計(jì)中心，也提供IC設(shè)計(jì)軟件，但性能不是很強(qiáng)。相信在不久的將來(lái)會(huì)有更多更好的設(shè)計(jì)工具在各地開(kāi)花并結(jié)果。據(jù)最新統(tǒng)計(jì)顯示，中國(guó)和印度正在成為電子設(shè)計(jì)自動(dòng)化領(lǐng)域發(fā)展最快的兩個(gè)市場(chǎng)，年復(fù)合增長(zhǎng)率分別達(dá)到了50%和30%。2100433B

EDA在教學(xué)、科研、產(chǎn)品設(shè)計(jì)與制造等各方面都發(fā)揮著巨大的作用。在教學(xué)方面，幾乎所有理工科（特別是電子信息）類的高校都開(kāi)設(shè)了EDA課程。主要是讓學(xué)生了解EDA的基本概念和基本原理、掌握用HDL語(yǔ)言編寫規(guī)范、掌握邏輯綜合的理論和算法、使用EDA工具進(jìn)行電子電路課程的實(shí)驗(yàn)驗(yàn)證并從事簡(jiǎn)單系統(tǒng)的設(shè)計(jì)。一般學(xué)習(xí)電路仿真工具（如multiSIM、PSPICE）和PLD開(kāi)發(fā)工具（如Altera/Xilinx的器件結(jié)構(gòu)及開(kāi)發(fā)系統(tǒng)），為今后工作打下基礎(chǔ)。

科研方面主要利用電路仿真工具（multiSIM或PSPICE）進(jìn)行電路設(shè)計(jì)與仿真；利用虛擬儀器進(jìn)行產(chǎn)品測(cè)試；將CPLD/FPGA器件實(shí)際應(yīng)用到儀器設(shè)備中；從事PCB設(shè)計(jì)和ASIC設(shè)計(jì)等。

在產(chǎn)品設(shè)計(jì)與制造方面，包括計(jì)算機(jī)仿真，產(chǎn)品開(kāi)發(fā)中的EDA工具應(yīng)用、系統(tǒng)級(jí)模擬及測(cè)試環(huán)境的仿真，生產(chǎn)流水線的EDA技術(shù)應(yīng)用、產(chǎn)品測(cè)試等各個(gè)環(huán)節(jié)。如PCB的制作、電子設(shè)備的研制與生產(chǎn)、電路板的焊接、ASIC的制作過(guò)程等。

從應(yīng)用領(lǐng)域來(lái)看，EDA技術(shù)已經(jīng)滲透到各行各業(yè)，如上文所說(shuō)，包括在機(jī)械、電子、通信、航空航航天、化工、礦產(chǎn)、生物、醫(yī)學(xué)、軍事等各個(gè)領(lǐng)域，都有EDA應(yīng)用。另外，EDA軟件的功能日益強(qiáng)大，原來(lái)功能比較單一的軟件，現(xiàn)在增加了很多新用途。如AutoCAD軟件可用于機(jī)械及建筑設(shè)計(jì)，也擴(kuò)展到建筑裝璜及各類效果圖、汽車和飛機(jī)的模型、電影特技等領(lǐng)域。

隨著計(jì)算機(jī)及其相關(guān)技術(shù)的發(fā)展，一門嶄新的技術(shù)正在世界范圍內(nèi)興起，這就是CAD ( ComputerAided Design)技術(shù)。CAD技術(shù)是電子信息技術(shù)發(fā)展的杰出成果，它的發(fā)展與應(yīng)用正引發(fā)著一場(chǎng)工業(yè)設(shè)計(jì)和制造領(lǐng)域的革命。EDA ( Electronic DesignAutomation，電子設(shè)計(jì)自動(dòng)化)技術(shù)，就是采用CAD技術(shù)進(jìn)行電子系統(tǒng)和專用集成電路設(shè)計(jì)的技術(shù)。

EDA技術(shù)可面向三個(gè)不同的層次，即系統(tǒng)級(jí)、電路級(jí)和物理實(shí)現(xiàn)級(jí)。進(jìn)人20世紀(jì)90年代以來(lái)，EDA技術(shù)逐漸以高級(jí)語(yǔ)言描述、系統(tǒng)仿真(systemsimulation)和綜合優(yōu)化(synthesis)為特征。此時(shí)的EDA技術(shù)經(jīng)常被稱為ESDA ( Electronics SystemDesign Automation)。

EDA 涉及各種各樣的軟件算法和應(yīng)用，它們都是設(shè)計(jì)復(fù)雜的下一代半導(dǎo)體和電子產(chǎn)品所需要的工具。 超大規(guī)模集成電路設(shè)計(jì)變得更加復(fù)雜，這對(duì) EDA 構(gòu)成了巨大挑戰(zhàn)。應(yīng)用程序的性能無(wú)法有效提升，因?yàn)榘殡S著擴(kuò)展而出現(xiàn)的功耗增長(zhǎng)與工藝性等問(wèn)題阻礙了微處理器的性能提升。 數(shù)字系統(tǒng)的驗(yàn)證一般通過(guò)把邏輯模擬任務(wù)分配到多個(gè)大型計(jì)算中心來(lái)完成，每次耗時(shí)長(zhǎng)達(dá)數(shù)周之久。 然而，模擬的性能通常滯后，從而導(dǎo)致驗(yàn)證不完整，漏掉了一些功能上的Bug。 因此，半導(dǎo)體行業(yè)始終在尋求更快的模擬解決方案便不足為奇了。

高性能計(jì)算 (HPC) 領(lǐng)域中近來(lái)的趨勢(shì)是不斷發(fā)掘群核 GPU 極具競(jìng)爭(zhēng)力的優(yōu)勢(shì)，方法是通過(guò)將這種 GPU 用作大規(guī)模并行的 CPU 協(xié)處理器，從而在計(jì)算量繁重的諸多 EDA 模擬上實(shí)現(xiàn)速度提升，這些模擬包括Verilog 模擬、信號(hào)完整性與電磁學(xué)、計(jì)算光刻以及 SPICE 電路模擬等等。

傳統(tǒng)的電子系統(tǒng)設(shè)計(jì)基本上采用自底向上( bottom-up)的設(shè)計(jì)方法，利用SPICE完成模擬驗(yàn)證。這種方法要求設(shè)計(jì)者具有豐富的設(shè)計(jì)經(jīng)驗(yàn)。大部分電子系統(tǒng)的設(shè)計(jì)工作需要設(shè)計(jì)專家人工完成，同時(shí)任何一次設(shè)計(jì)方案的修改，都意味著一次詳細(xì)設(shè)計(jì)過(guò)程的重復(fù)，再加上模擬驗(yàn)證速度較慢，因此無(wú)論在設(shè)計(jì)時(shí)間還是在設(shè)計(jì)精度上都不十分令人滿意。因此，采用人工的自底向上設(shè)計(jì)方法，已很難滿足當(dāng)今電子系統(tǒng)的設(shè)計(jì)要求;而現(xiàn)在EDA所采用的自頂向下(top-down)的設(shè)計(jì)方法則有效地實(shí)現(xiàn)了設(shè)計(jì)周期、系統(tǒng)性能和系統(tǒng)成本之間的最佳權(quán)衡。

一般認(rèn)為衡量一個(gè)電子設(shè)計(jì)自動(dòng)化系統(tǒng)的優(yōu)劣主要有以下三個(gè)方面的標(biāo)準(zhǔn)。

①一般性:用該自動(dòng)化設(shè)計(jì)系統(tǒng)成功實(shí)現(xiàn)的電路和性能要求范圍;

②精確性:使用該自動(dòng)化設(shè)計(jì)系統(tǒng)能達(dá)到的設(shè)計(jì)精度;

③有效性:把電路設(shè)計(jì)編譯成設(shè)計(jì)系統(tǒng)的輸入格式所用的時(shí)間和綜合優(yōu)化所用的CPU時(shí)間。

當(dāng)今流行的電子系統(tǒng)設(shè)計(jì)環(huán)境還存在一些弊端:層次單一;庫(kù)單元十分有限，而且結(jié)構(gòu)固定，不易修改和擴(kuò)充;自動(dòng)化程度低，需要大量的人工設(shè)計(jì);核心的算法在設(shè)計(jì)時(shí)間和設(shè)計(jì)精度上都不能達(dá)到理想的要求。針對(duì)這些弊端，我們借鑒以前已有設(shè)計(jì)環(huán)境的長(zhǎng)處，提出了一個(gè)新穎的電子系統(tǒng)設(shè)計(jì)環(huán)境即ASEDA 。

分類

EDA工具軟件可大致可分為芯片設(shè)計(jì)輔助軟件、可編程芯片輔助設(shè)計(jì)軟件、系統(tǒng)設(shè)計(jì)輔助軟件等三類。

目前進(jìn)入我國(guó)并具有廣泛影響的EDA軟件是系統(tǒng)設(shè)計(jì)輔助類軟件和可編程芯片輔助設(shè)計(jì)軟件：Protel、Altium Designer、PSPICE、multisim12(原EWB的最新版本)、OrCAD、PCAD、LSIIogic、MicroSim、ISE、modelsim、Matlab等等。這些工具都有較強(qiáng)的功能，一般可用于幾個(gè)方面，例如很多軟件都可以進(jìn)行電路設(shè)計(jì)與仿真，同時(shí)還可以進(jìn)行PCB自動(dòng)布局布線，可輸出多種網(wǎng)表文件與第三方軟件接口。

下面按主要功能或主要應(yīng)用場(chǎng)合，分為電路設(shè)計(jì)與仿真工具、PCB設(shè)計(jì)軟件、IC設(shè)計(jì)軟件、PLD設(shè)計(jì)工具及其它EDA軟件，進(jìn)行簡(jiǎn)單介紹。

電子電路設(shè)計(jì)與仿真工具

電子電路設(shè)計(jì)與仿真工具包括SPICE/PSPICE；multiSIM7；Matlab；SystemView；MMICAD LiveWire、Edison、Tina Pro Bright Spark等。下面簡(jiǎn)單介紹前三個(gè)軟件。

①SPICE（Simulation Program with Integrated Circuit Emphasis）：是由美國(guó)加州大學(xué)推出的電路分析仿真軟件，是20世紀(jì)80年代世界上應(yīng)用最廣的電路設(shè)計(jì)軟件，1998年被定為美國(guó)國(guó)家標(biāo)準(zhǔn)。1984年，美國(guó)MicroSim公司推出了基于SPICE的微機(jī)版PSPICE（Personal-SPICE）?，F(xiàn)在用得較多的是PSPICE6.2，可以說(shuō)在同類產(chǎn)品中，它是功能最為強(qiáng)大的模擬和數(shù)字電路混合仿真EDA軟件，在國(guó)內(nèi)普遍使用。最新推出了PSPICE9.1版本。它可以進(jìn)行各種各樣的電路仿真、激勵(lì)建立、溫度與噪聲分析、模擬控制、波形輸出、數(shù)據(jù)輸出、并在同一窗口內(nèi)同時(shí)顯示模擬與數(shù)字的仿真結(jié)果。無(wú)論對(duì)哪種器件哪些電路進(jìn)行仿真，都可以得到精確的仿真結(jié)果，并可以自行建立元器件及元器件庫(kù)。

②multiSIM（EWB的最新版本）軟件：是Interactive Image Technologies Ltd在20世紀(jì)末推出的電路仿真軟件。其最新版本為multiSIM13，目前普遍使用的是multiSIM2001，相對(duì)于其它EDA軟件，它具有更加形象直觀的人機(jī)交互界面，特別是其儀器儀表庫(kù)中的各儀器儀表與操作真實(shí)實(shí)驗(yàn)中的實(shí)際儀器儀表完全沒(méi)有兩樣，但它對(duì)模數(shù)電路的混合仿真功能卻毫不遜色，幾乎能夠100%地仿真出真實(shí)電路的結(jié)果，并且它在儀器儀表庫(kù)中還提供了萬(wàn)用表、信號(hào)發(fā)生器、瓦特表、雙蹤示波器（對(duì)于multiSIM7還具有四蹤示波器）、波特儀（相當(dāng)實(shí)際中的掃頻儀）、字信號(hào)發(fā)生器、邏輯分析儀、邏輯轉(zhuǎn)換儀、失真度分析儀、頻譜分析儀、網(wǎng)絡(luò)分析儀和電壓表及電流表等儀器儀表。還提供了我們?nèi)粘３Ｒ?jiàn)的各種建模精確的元器件，比如電阻、電容、電感、三極管、二極管、繼電器、可控硅、數(shù)碼管等等。模擬集成電路方面有各種運(yùn)算放大器、其他常用集成電路。數(shù)字電路方面有74系列集成電路、4000系列集成電路、等等還支持自制元器件。MultiSIM7還具有I-V分析儀（相當(dāng)于真實(shí)環(huán)境中的晶體管特性圖示儀）和Agilent信號(hào)發(fā)生器、Agilent萬(wàn)用表、Agilent示波器和動(dòng)態(tài)邏輯平筆等。同時(shí)它還能進(jìn)行VHDL仿真和Verilog HDL仿真。

③MATLAB產(chǎn)品族：它們的一大特性是有眾多的面向具體應(yīng)用的工具箱和仿真塊，包含了完整的函數(shù)集用來(lái)對(duì)圖像信號(hào)處理、控制系統(tǒng)設(shè)計(jì)、神經(jīng)網(wǎng)絡(luò)等特殊應(yīng)用進(jìn)行分析和設(shè)計(jì)。它具有數(shù)據(jù)采集、報(bào)告生成和MATLAB語(yǔ)言編程產(chǎn)生獨(dú)立C/C 代碼等功能。MATLAB產(chǎn)品族具有下列功能：數(shù)據(jù)分析；數(shù)值和符號(hào)計(jì)算、工程與科學(xué)繪圖；控制系統(tǒng)設(shè)計(jì)；數(shù)字圖像信號(hào)處理；財(cái)務(wù)工程；建模、仿真、原型開(kāi)發(fā)；應(yīng)用開(kāi)發(fā)；圖形用戶界面設(shè)計(jì)等。MATLAB產(chǎn)品族被廣泛應(yīng)用于信號(hào)與圖像處理、控制系統(tǒng)設(shè)計(jì)、通訊系統(tǒng)仿真等諸多領(lǐng)域。開(kāi)放式的結(jié)構(gòu)使MATLAB產(chǎn)品族很容易針對(duì)特定的需求進(jìn)行擴(kuò)充，從而在不斷深化對(duì)問(wèn)題的認(rèn)識(shí)同時(shí)，提高自身的競(jìng)爭(zhēng)力。

PCB設(shè)計(jì)軟件

PCB（Printed-Circuit Board）設(shè)計(jì)軟件種類很多，如Protel、Altium Designer、OrCAD、Viewlogic、PowerPCB、Cadence PSD、MentorGraphices的Expedition PCB、Zuken CadStart、Winboard/Windraft/Ivex-SPICE、PCB Studio、TANGO、PCBWizard（與LiveWire配套的PCB制作軟件包）、ultiBOARD7（與multiSIM2001配套的PCB制作軟件包）等等。

目前在我國(guó)用得最多當(dāng)屬Protel，下面僅對(duì)此軟件作一介紹。

Protel是PROTEL（現(xiàn)為Altium）公司在20世紀(jì)80年代末推出的CAD工具，是PCB設(shè)計(jì)者的首選軟件。它較早在國(guó)內(nèi)使用，普及率最高，在很多的大、中專院校的電路專業(yè)還專門開(kāi)設(shè)Protel課程，幾乎所在的電路公司都要用到它。早期的Protel主要作為印刷板自動(dòng)布線工具使用，其最新版本為Altium Designer 10，現(xiàn)在普遍使用的是Protel99SE，它是個(gè)完整的全方位電路設(shè)計(jì)系統(tǒng)，包含了電原理圖繪制、模擬電路與數(shù)字電路混合信號(hào)仿真、多層印刷電路板設(shè)計(jì)（包含印刷電路板自動(dòng)布局布線），可編程邏輯器件設(shè)計(jì)、圖表生成、電路表格生成、支持宏操作等功能，并具有Client/Server（客戶/服務(wù)體系結(jié)構(gòu)）， 同時(shí)還兼容一些其它設(shè)計(jì)軟件的文件格式，如ORCAD、PSPICE、EXCEL等。使用多層印制線路板的自動(dòng)布線，可實(shí)現(xiàn)高密度PCB的100%布通率。Protel軟件功能強(qiáng)大（同時(shí)具有電路仿真功能和PLD開(kāi)發(fā)功能）、界面友好、使用方便，但它最具代表性的是電路設(shè)計(jì)和PCB設(shè)計(jì)。

IC設(shè)計(jì)軟件

IC設(shè)計(jì)工具很多，其中按市場(chǎng)所占份額排行為Cadence、Mentor Graphics和Synopsys。這三家都是ASIC設(shè)計(jì)領(lǐng)域相當(dāng)有名的軟件供應(yīng)商。其它公司的軟件相對(duì)來(lái)說(shuō)使用者較少。中國(guó)華大公司也提供ASIC設(shè)計(jì)軟件（熊貓2000）；另外近來(lái)出名的Avanti公司，是原來(lái)在Cadence的幾個(gè)華人工程師創(chuàng)立的，他們的設(shè)計(jì)工具可以全面和Cadence公司的工具相抗衡，非常適用于深亞微米的IC設(shè)計(jì)。下面按用途對(duì)IC設(shè)計(jì)軟件作一些介紹。

①設(shè)計(jì)輸入工具

這是任何一種EDA軟件必須具備的基本功能。像Cadence的composer，viewlogic的viewdraw，硬件描述語(yǔ)言VHDL、Verilog HDL是主要設(shè)計(jì)語(yǔ)言，許多設(shè)計(jì)輸入工具都支持HDL（比如說(shuō)multiSIM等）。另外像Active-HDL和其它的設(shè)計(jì)輸入方法，包括原理和狀態(tài)機(jī)輸入方法，設(shè)計(jì)FPGA/CPLD的工具大都可作為IC設(shè)計(jì)的輸入手段，如Xilinx、Altera等公司提供的開(kāi)發(fā)工具M(jìn)odelsim FPGA等。

②設(shè)計(jì)仿真工作

我們使用EDA工具的一個(gè)最大好處是可以驗(yàn)證設(shè)計(jì)是否正確，幾乎每個(gè)公司的EDA產(chǎn)品都有仿真工具。Verilog-XL、NC-verilog用于Verilog仿真，Leapfrog用于VHDL仿真，Analog Artist用于模擬電路仿真。Viewlogic的仿真器有：viewsim門級(jí)電路仿真器，speedwaveVHDL仿真器，VCS-verilog仿真器。Mentor Graphics有其子公司Model Tech出品的VHDL和Verilog雙仿真器：Model Sim。Cadence、Synopsys用的是VSS（VHDL仿真器）?，F(xiàn)在的趨勢(shì)是各大EDA公司都逐漸用HDL仿真器作為電路驗(yàn)證的工具。

③綜合工具

綜合工具可以把HDL變成門級(jí)網(wǎng)表。這方面Synopsys工具占有較大的優(yōu)勢(shì)，它的Design Compile是作為一個(gè)綜合的工業(yè)標(biāo)準(zhǔn)，它還有另外一個(gè)產(chǎn)品叫Behavior Compiler，可以提供更高級(jí)的綜合。

另外最近美國(guó)又出了一個(gè)軟件叫Ambit，據(jù)說(shuō)比Synopsys的軟件更有效，可以綜合50萬(wàn)門的電路，速度更快。Ambit被Cadence公司收購(gòu)，為此Cadence放棄了它原來(lái)的綜合軟件Synergy。隨著FPGA設(shè)計(jì)的規(guī)模越來(lái)越大，各EDA公司又開(kāi)發(fā)了用于FPGA設(shè)計(jì)的綜合軟件，比較有名的有：Synopsys的FPGA Express， Cadence的Synplity， Mentor的Leonardo，這三家的FPGA綜合軟件占了市場(chǎng)的絕大部分。

④布局和布線

在IC設(shè)計(jì)的布局布線工具中，Cadence軟件是比較強(qiáng)的，它有很多產(chǎn)品，用于標(biāo)準(zhǔn)單元、門陣列已可實(shí)現(xiàn)交互布線。最有名的是Cadence spectra，它原來(lái)是用于PCB布線的，后來(lái)Cadence把它用來(lái)作IC的布線。其主要工具有：Cell3，Silicon Ensemble-標(biāo)準(zhǔn)單元布線器；Gate Ensemble-門陣列布線器；Design Planner-布局工具。其它各EDA軟件開(kāi)發(fā)公司也提供各自的布局布線工具。

⑤物理驗(yàn)證工具

物理驗(yàn)證工具包括版圖設(shè)計(jì)工具、版圖驗(yàn)證工具、版圖提取工具等等。這方面Cadence也是很強(qiáng)的，其Dracula、Virtuso、Vampire等物理工具有很多的使用者。

⑥模擬電路仿真器

前面講的仿真器主要是針對(duì)數(shù)字電路的，對(duì)于模擬電路的仿真工具，普遍使用SPICE，這是唯一的選擇。只不過(guò)是選擇不同公司的SPICE，像MiceoSim的PSPICE、Meta Soft的HSPICE等等。HSPICE現(xiàn)在被Avanti公司收購(gòu)了。在眾多的SPICE中，HSPICE作為IC設(shè)計(jì)，其模型多，仿真的精度也高。

PLD設(shè)計(jì)工具

PLD（Programmable Logic Device）是一種由用戶根據(jù)需要而自行構(gòu)造邏輯功能的數(shù)字集成電路。目前主要有兩大類型：CPLD（Complex PLD）和FPGA(Field Programmable Gate Array)。它們的基本設(shè)計(jì)方法是借助于EDA軟件，用原理圖、狀態(tài)機(jī)、布爾表達(dá)式、硬件描述語(yǔ)言等方法，生成相應(yīng)的目標(biāo)文件，最后用編程器或下載電纜，由目標(biāo)器件實(shí)現(xiàn)。生產(chǎn)PLD的廠家很多，但最有代表性的PLD廠家為Altera、Xilinx和Lattice公司。

PLD的開(kāi)發(fā)工具一般由器件生產(chǎn)廠家提供，但隨著器件規(guī)模的不斷增加，軟件的復(fù)雜性也隨之提高，目前由專門的軟件公司與器件生產(chǎn)廠家使用，推出功能強(qiáng)大的設(shè)計(jì)軟件。下面介紹主要器件生產(chǎn)廠家和開(kāi)發(fā)工具。

①ALTERA：20世紀(jì)90年代以后發(fā)展很快。主要產(chǎn)品有：MAX3000/7000、FELX6K/10K、APEX20K、ACEX1K、Stratix等。其開(kāi)發(fā)工具-MAX PLUS II是較成功的PLD開(kāi)發(fā)平臺(tái)，最新又推出了Quartus II開(kāi)發(fā)軟件。Altera公司提供較多形式的設(shè)計(jì)輸入手段，綁定第三方VHDL綜合工具，如：綜合軟件FPGA Express、Leonard Spectrum，仿真軟件ModelSim。

②XILINX：FPGA的發(fā)明者。產(chǎn)品種類較全，主要有：XC9500/4000、Coolrunner(XPLA3)、Spartan、Vertex等系列，其最大的Vertex-II Pro器件已達(dá)到800萬(wàn)門。開(kāi)發(fā)軟件為Foundation和ISE。通常來(lái)說(shuō)，在歐洲用Xilinx的人多，在日本和亞太地區(qū)用ALTERA的人多，在美國(guó)則是平分秋色。全球PLD/FPGA產(chǎn)品60%以上是由Altera和Xilinx提供的。可以講Altera和Xilinx共同決定了PLD技術(shù)的發(fā)展方向。

③Lattice-Vantis：Lattice是ISP（In-System Programmability）技術(shù)的發(fā)明者。ISP技術(shù)極大地促進(jìn)了PLD產(chǎn)品的發(fā)展，與ALTERA和XILINX相比，其開(kāi)發(fā)工具比Altera和Xilinx略遜一籌。中小規(guī)模PLD比較有特色，大規(guī)模PLD的競(jìng)爭(zhēng)力還不夠強(qiáng)（Lattice沒(méi)有基于查找表技術(shù)的大規(guī)模FPGA），1999年推出可編程模擬器件，1999年收購(gòu)Vantis（原AMD子公司），成為第三大可編程邏輯器件供應(yīng)商。2001年12月收購(gòu)Agere公司（原Lucent微電子部）的FPGA部門。主要產(chǎn)品有ispLSI2000/5000/8000，MACH4/5。

④ACTEL：反熔絲（一次性燒寫）PLD的領(lǐng)導(dǎo)者。由于反熔絲PLD抗輻射、耐高低溫、功耗低、速度快，所以在軍品和宇航級(jí)上有較大優(yōu)勢(shì)。ALTERA和XILINX則一般不涉足軍品和宇航級(jí)市場(chǎng)。

⑤Quicklogic：專業(yè)PLD/FPGA公司，以一次性反熔絲工藝為主，在中國(guó)地區(qū)銷售量不大。

⑥Lucent：主要特點(diǎn)是有不少用于通訊領(lǐng)域的專用IP核，但PLD/FPGA不是Lucent的主要業(yè)務(wù)，在中國(guó)地區(qū)使用的人很少。

⑦ATMEL：中小規(guī)模PLD做得不錯(cuò)。ATMEL也做了一些與Altera和Xilinx兼容的片子，但在品質(zhì)上與原廠家還是有一些差距，在高可靠性產(chǎn)品中使用較少，多用在低端產(chǎn)品上。

⑧Clear Logic：生產(chǎn)與一些著名PLD/FPGA大公司兼容的芯片，這種芯片可將用戶的設(shè)計(jì)一次性固化，不可編程，批量生產(chǎn)時(shí)的成本較低。

⑨WSI：生產(chǎn)PSD（單片機(jī)可編程外圍芯片）產(chǎn)品。這是一種特殊的PLD，如最新的PSD8xx、PSD9xx集成了PLD、EPROM、Flash，并支持ISP（在線編程），集成度高，主要用于配合單片機(jī)工作。

⑦Altium：提供Actel、Altera、Lattice和Xilinx四家PLD/FPGA器件的通用跨廠商開(kāi)發(fā)平臺(tái)，最新推出了Altium Designer 10軟件中集成了Aldec HDL仿真功能。

順便提一下：PLD（可編程邏輯器件）是一種可以完全替代74系列及GAL、PLA的新型電路，只要有數(shù)字電路基礎(chǔ)，會(huì)使用計(jì)算機(jī)，就可以進(jìn)行PLD的開(kāi)發(fā)。PLD的在線編程能力和強(qiáng)大的開(kāi)發(fā)軟件，使工程師可以幾天，甚至幾分鐘內(nèi)就可完成以往幾周才能完成的工作，并可將數(shù)百萬(wàn)門的復(fù)雜設(shè)計(jì)集成在一顆芯片內(nèi)。PLD技術(shù)在發(fā)達(dá)國(guó)家已成為電子工程師必備的技術(shù)。

其它EDA軟件

①VHDL語(yǔ)言：超高速集成電路硬件描述語(yǔ)言（VHSIC Hardware Description Language，簡(jiǎn)稱VHDL），是IEEE的一項(xiàng)標(biāo)準(zhǔn)設(shè)計(jì)語(yǔ)言。它源于美國(guó)國(guó)防部提出的超高速集成電路（Very High Speed Integrated Circuit，簡(jiǎn)稱VHSIC）計(jì)劃，是ASIC設(shè)計(jì)和PLD設(shè)計(jì)的一種主要輸入工具。

②Verilog HDL：是Verilog公司推出的硬件描述語(yǔ)言，在ASIC設(shè)計(jì)方面與VHDL語(yǔ)言平分秋色。

③其它EDA軟件如專門用于微波電路設(shè)計(jì)和電力載波工具、PCB制作和工藝流程控制等領(lǐng)域的工具，在此就不作介紹了。

設(shè)計(jì)自動(dòng)化技術(shù)可以應(yīng)用在航空、航天等行業(yè)復(fù)雜產(chǎn)品的研制設(shè)計(jì)過(guò)程?；谠O(shè)計(jì)自動(dòng)化技術(shù)研發(fā)的SYSWARE工程中間件平臺(tái)，已經(jīng)用于航天、航空、船舶、導(dǎo)彈、發(fā)動(dòng)機(jī)、電子、核工業(yè)等多個(gè)領(lǐng)域、多個(gè)型號(hào)研制中得到應(yīng)用。

SYSWARE工程中間件平臺(tái)正是以實(shí)現(xiàn)設(shè)計(jì)自動(dòng)化為目標(biāo)，其產(chǎn)品體系包括SYSWARE.IDE（集成設(shè)計(jì)環(huán)境）、SYSWARE.P2M（任務(wù)流程數(shù)據(jù)集成系統(tǒng)）、SYSWARE.EDM（工程數(shù)據(jù)集成管理系統(tǒng)）、SYSWARE.KE（知識(shí)集成應(yīng)用系統(tǒng)）、SYSWARE.EAP（工程應(yīng)用集成門戶系統(tǒng)）構(gòu)成。SYSWARE工程中間件通過(guò)建立統(tǒng)一的標(biāo)準(zhǔn)和方法，可以將工程設(shè)計(jì)、仿真、試制、試驗(yàn)過(guò)程中的各種工具和系統(tǒng)進(jìn)行集成，同時(shí)又可以在一個(gè)中性平臺(tái)上，將多項(xiàng)單一技術(shù)（如氣動(dòng)、結(jié)構(gòu)、強(qiáng)度、電子、控制等）整合為綜合技術(shù)，并通過(guò)智能語(yǔ)義分析，實(shí)現(xiàn)設(shè)計(jì)過(guò)程的自動(dòng)化執(zhí)行，最終實(shí)現(xiàn)知識(shí)工作自動(dòng)化，使得知識(shí)工作者80%的體力勞動(dòng)由系統(tǒng)代替人來(lái)自動(dòng)地完成，將設(shè)計(jì)人員從重復(fù)性設(shè)計(jì)工作中解放出來(lái)，有更多時(shí)間來(lái)完成20%的創(chuàng)新性工作。

設(shè)計(jì)自動(dòng)化定義

CAM是指計(jì)算機(jī)在產(chǎn)品制造方面有關(guān)應(yīng)用的總稱。CAM有廣義和狹義之分

設(shè)計(jì)自動(dòng)化CAM廣義

廣義CAM一般是指計(jì)算機(jī)輔助進(jìn)行的從毛坯到產(chǎn)品制造過(guò)程中的間接和直接的所有活動(dòng)，包括工藝準(zhǔn)備、生產(chǎn)作業(yè)計(jì)劃、物料作業(yè)計(jì)劃的運(yùn)行控制、生產(chǎn)控制、質(zhì)量控制等。

設(shè)計(jì)自動(dòng)化CAM狹義

狹義CAM通常僅指數(shù)控程序的編制（又稱數(shù)控零件程序設(shè)計(jì)）。數(shù)控編程是對(duì)所有采用數(shù)控的設(shè)備如數(shù)控機(jī)床、數(shù)控檢測(cè)儀器、數(shù)控機(jī)器人等進(jìn)行程序設(shè)計(jì)，可包括刀具路徑的規(guī)劃、刀位文件的生成、刀具軌跡仿真以及數(shù)控代碼（又稱NC代碼）的生成等。一般來(lái)說(shuō)，狹義的概念采用得比較廣泛。

上述概念比較抽象，理解起來(lái)比較困難。簡(jiǎn)單說(shuō)來(lái)，CAD就是用計(jì)算機(jī)繪制圖紙來(lái)代替人工繪圖，CAPP就是用計(jì)算機(jī)進(jìn)行生產(chǎn)計(jì)劃來(lái)代替人工生產(chǎn)計(jì)劃，CAM就是用計(jì)算機(jī)預(yù)定機(jī)器運(yùn)行軌跡來(lái)代替人工操作機(jī)器運(yùn)行。2100433B