高速電路設(shè)計(jì)實(shí)踐目錄
第1章 概述 11.1 低速設(shè)計(jì)和高速設(shè)計(jì)的例子 1
【案例1-1】 簡(jiǎn)化的存儲(chǔ)電路模塊 1
1.1.1 低速設(shè)計(jì) 1
1.1.2 高速設(shè)計(jì) 2
1.2 如何區(qū)分高速和低速 3
1.3 硬件設(shè)計(jì)流程 5
1.3.1 需求分析 6
1.3.2 概要設(shè)計(jì) 7
1.3.3 詳細(xì)設(shè)計(jì) 7
1.3.4 調(diào)試 9
1.3.5 測(cè)試 9
1.3.6 轉(zhuǎn)產(chǎn) 10
1.4 原理圖設(shè)計(jì) 11
第2章 高速電路中的電阻、電容、電感和磁珠的選型及應(yīng)用 13
2.1 電阻的應(yīng)用 13
2.1.1 與電阻相關(guān)的經(jīng)典案例 13
【案例2-1】 串聯(lián)電阻過(guò)大,導(dǎo)致板間告警失敗 13
【案例2-2】 電阻額定功率不夠造成的單板潛在缺陷 14
【案例2-3】 電阻在時(shí)序設(shè)計(jì)中的妙用 15
2.1.2 電阻應(yīng)用要點(diǎn) 16
2.2 電容的選型及應(yīng)用 17
2.2.1 與電容相關(guān)的經(jīng)典案例 17
【案例2-4】 電容失效導(dǎo)致低溫下硬盤(pán)停止工作 17
【案例2-5】 多次帶電插拔子板導(dǎo)致母板上鉭電容損壞 18
【案例2-6】 高速電路中電容應(yīng)用問(wèn)題導(dǎo)致CPU工作不穩(wěn)定 18
2.2.2 高速電路設(shè)計(jì)中電容的作用及分析 19
【案例2-7】 交流耦合電容選擇不當(dāng)引起數(shù)據(jù)幀出錯(cuò) 20
【案例2-8】 利用0612封裝的電容增強(qiáng)濾波性能 21
【案例2-9】 LDO電源應(yīng)用中的濾波電容ESR問(wèn)題 22
【案例2-10】 高頻電路中1?F 0.01?F是否能展寬低阻抗頻帶 24
2.2.3 高速電路設(shè)計(jì)常用電容及其應(yīng)用要點(diǎn) 26
【案例2-11】 陶瓷電容選型錯(cuò)誤導(dǎo)致單板丟數(shù)據(jù)包 27
【案例2-12】 根據(jù)電路要求進(jìn)行鉭電容選型 29
2.2.4 去耦電容和旁路電容 31
2.3 電感的選型及應(yīng)用 32
2.3.1 與電感相關(guān)的經(jīng)典案例 32
【案例2-13】 LC低通濾波導(dǎo)致輸出電源電壓紋波偏大 32
【案例2-14】 大電流通路PI型濾波造成電壓衰減 33
2.3.2 高速電路設(shè)計(jì)中電感的作用 35
2.3.3 高速電路設(shè)計(jì)常用電感及其應(yīng)用要點(diǎn) 36
2.4 磁珠的選型及應(yīng)用 39
2.4.1 磁珠的濾波機(jī)理 39
2.4.2 高速電路設(shè)計(jì)中磁珠的選型及其應(yīng)用要點(diǎn) 40
【案例2-15】 誤用磁珠造成過(guò)流保護(hù)電路失效 41
2.4.3 磁珠和電感的比較 42
第3章 高速電路中的邏輯器件選型及高速邏輯電平應(yīng)用 44
3.1 與邏輯器件相關(guān)的經(jīng)典案例 44
【案例3-1】 邏輯器件輸入端上拉太弱造成帶電插拔監(jiān)測(cè)功能失效 44
3.2 邏輯器件應(yīng)用要點(diǎn) 47
3.2.1 邏輯器件概要 47
【案例3-2】 邏輯器件驅(qū)動(dòng)能力過(guò)強(qiáng)造成信號(hào)振鈴 51
【案例3-3】 同一型號(hào)邏輯器件的差異性造成PHY配置錯(cuò)誤 51
3.2.2 邏輯器件參數(shù)介紹 52
3.2.3 邏輯器件功耗計(jì)算 60
3.2.4 邏輯器件熱插拔功能介紹 62
3.2.5 邏輯器件使用中注意事項(xiàng)的總結(jié) 68
3.3 高速邏輯電平應(yīng)用 68
3.3.1 高速邏輯電平概述 68
【案例3-4】 差分對(duì)走線附近信號(hào)分布不均衡造成電磁輻射 70
3.3.2 LVDS邏輯電平介紹及其應(yīng)用要點(diǎn) 71
【案例3-5】 空閑輸入引腳處理有誤導(dǎo)致FPGA檢測(cè)到錯(cuò)誤輸入 73
3.3.3 LVPECL邏輯電平介紹及其應(yīng)用要點(diǎn) 75
3.3.4 CML邏輯電平介紹及其應(yīng)用要點(diǎn) 77
3.3.5 高速邏輯電平的比較 78
3.3.6 高速邏輯電平的互連及其應(yīng)用要點(diǎn) 78
第4章 高速電路中的電源設(shè)計(jì) 87
4.1 與電源相關(guān)的經(jīng)典案例 87
【案例4-1】 LDO輸出電源電平低于設(shè)置值 87
【案例4-2】 電源芯片欠壓保護(hù)電路導(dǎo)致上電時(shí)序不滿(mǎn)足設(shè)計(jì)的要求 88
【案例4-3】 多電源模塊并聯(lián)工作時(shí)的均壓措施 89
4.2 高速電路設(shè)計(jì)的電源架構(gòu) 90
4.2.1 集中式電源架構(gòu) 90
4.2.2 分布式電源架構(gòu) 90
4.3 高速電路電源分類(lèi)及其應(yīng)用要點(diǎn) 91
4.3.1 LDO電源介紹及其應(yīng)用要點(diǎn) 92
【案例4-4】 計(jì)算LDO工作時(shí)的結(jié)溫 95
【案例4-5】 SENSE功能導(dǎo)致電源芯片輸出電壓不穩(wěn)定 97
4.3.2 DC/DC電源介紹及其應(yīng)用要點(diǎn) 100
【案例4-6】 計(jì)算柵極電流 105
【案例4-7】 MOSFET同時(shí)導(dǎo)通導(dǎo)致MOSFET損壞 108
【案例4-8】 ?48V緩啟電路中MOSFET燒壞 111
【案例4-9】 基于ADM1066對(duì)多路電源實(shí)現(xiàn)監(jiān)控 114
【案例4-10】 基于LTC1422實(shí)現(xiàn)上電速度的控制 115
【案例4-11】 基于電源芯片實(shí)現(xiàn)上電速度的控制 115
【案例4-12】 基于RC阻容電路實(shí)現(xiàn)延時(shí)功能 116
【案例4-13】 上電電流過(guò)大引起電感嘯叫 116
【案例4-14】 輸入電源上電過(guò)緩造成輸出電源上電波形不單調(diào) 117
4.3.3 電源管理 124
4.3.4 保險(xiǎn)管的選型及應(yīng)用 124
【案例4-15】 熱插拔單板的保險(xiǎn)管選型 126
第5章 高速電路中的時(shí)序設(shè)計(jì) 127
5.1 時(shí)序設(shè)計(jì)概述 127
5.2 時(shí)序參數(shù)介紹 127
5.3 源同步系統(tǒng)時(shí)序設(shè)計(jì) 129
5.3.1 源同步系統(tǒng)時(shí)序設(shè)計(jì)原理 129
5.3.2 源同步系統(tǒng)時(shí)序設(shè)計(jì)范例一 131
5.3.3 源同步系統(tǒng)時(shí)序設(shè)計(jì)范例二 134
5.4 共同時(shí)鐘系統(tǒng)時(shí)序設(shè)計(jì) 136
5.5 源同步系統(tǒng)與共同時(shí)鐘系統(tǒng)的比較 137
第6章 高速電路中的復(fù)位、時(shí)鐘設(shè)計(jì) 139
6.1 復(fù)位電路設(shè)計(jì) 139
6.1.1 與復(fù)位電路相關(guān)的經(jīng)典案例 139
【案例6-1】 主控板無(wú)法通過(guò)PCI-X總線查詢(xún)到接口板 139
6.1.2 復(fù)位設(shè)計(jì)介紹及其應(yīng)用要點(diǎn) 141
【案例6-2】 存儲(chǔ)模塊讀取的錯(cuò)誤 141
6.1.3 專(zhuān)用復(fù)位芯片的使用 142
6.2 時(shí)鐘電路設(shè)計(jì) 145
6.2.1 與時(shí)鐘電路相關(guān)的經(jīng)典案例 145
【案例6-3】 系統(tǒng)時(shí)鐘偏快的問(wèn)題 145
【案例6-4】 PHY寄存器無(wú)法讀取的問(wèn)題 147
【案例6-5】 高溫流量測(cè)試丟包問(wèn)題 148
6.2.2 晶體、晶振介紹及其應(yīng)用要點(diǎn) 150
【案例6-6】 利用首個(gè)時(shí)鐘沿啟動(dòng)組合邏輯導(dǎo)致CPU工作不穩(wěn)定 153
6.2.3 鎖相環(huán)及其應(yīng)用 157
【案例6-7】 兩級(jí)鎖相環(huán)的應(yīng)用導(dǎo)致MPC8280的PCI時(shí)鐘失鎖 162
6.2.4 時(shí)鐘抖動(dòng)與相位噪聲 164
第7章 高速電路中的存儲(chǔ)器應(yīng)用與設(shè)計(jì) 172
7.1 與存儲(chǔ)器相關(guān)的經(jīng)典案例 172
【案例7-1】 時(shí)序裕量不足導(dǎo)致存儲(chǔ)器測(cè)試出錯(cuò) 172
7.2 常用存儲(chǔ)器介紹及其應(yīng)用要點(diǎn) 174
7.2.1 存儲(chǔ)器概述 174
7.2.2 SDRAM介紹及其應(yīng)用要點(diǎn) 176
7.2.3 DDR SDRAM介紹及其應(yīng)用要點(diǎn) 188
【案例7-2】 DLL缺陷造成DDR SDRAM時(shí)序出錯(cuò) 192
【案例7-3】 VREF不穩(wěn)定造成存儲(chǔ)器讀寫(xiě)操作出錯(cuò) 198
7.2.4 DDR2 SDRAM介紹及其應(yīng)用要點(diǎn) 203
【案例7-4】 CPU存儲(chǔ)系統(tǒng)不能識(shí)別8位內(nèi)存條的問(wèn)題 211
7.2.5 SRAM介紹及其應(yīng)用要點(diǎn) 212
【案例7-5】 片選處理不當(dāng)導(dǎo)致SRAM數(shù)據(jù)丟失 214
7.2.6 FLASH與EEPROM介紹 227
【案例7-6】 熱插拔導(dǎo)致單板FLASH損壞 227
【案例7-7】 讀取百兆光模塊信息出錯(cuò) 231
第8章 高速電路中的PCB及其完整性設(shè)計(jì) 232
8.1 與PCB及完整性設(shè)計(jì)相關(guān)的經(jīng)典案例 232
【案例8-1】 回流路徑缺陷對(duì)高速信號(hào)質(zhì)量的影響 232
8.2 PCB層疊結(jié)構(gòu)與阻抗計(jì)算 234
8.2.1 Core和PP 234
8.2.2 PCB的層疊結(jié)構(gòu)和阻抗設(shè)計(jì) 234
8.3 高速電路PCB設(shè)計(jì)要點(diǎn) 241
8.3.1 PCB設(shè)計(jì)與信號(hào)完整性 241
【案例8-2】 傳輸線的判斷 241
【案例8-3】 反射的計(jì)算 242
【案例8-4】 DDR SDRAM設(shè)計(jì)時(shí),終端電阻RTT布放位置的選擇 244
【案例8-5】 大驅(qū)動(dòng)電流信號(hào)對(duì)高速數(shù)據(jù)信號(hào)的串?dāng)_ 250
【案例8-6】 高速接口器件批次更換造成輻射超標(biāo) 252
【案例8-7】 TCK信號(hào)出現(xiàn)回溝導(dǎo)致無(wú)法通過(guò)JTAG接口對(duì)CPLD進(jìn)行加載 256
8.3.2 PCB設(shè)計(jì)與電源完整性 257
8.3.3 PCB設(shè)計(jì)中的EMC 260
【案例8-8】 網(wǎng)口指示燈信號(hào)線引發(fā)的輻射問(wèn)題 264
【案例8-9】 接口芯片與時(shí)鐘驅(qū)動(dòng)器共用電源,導(dǎo)致輻射超標(biāo) 266
8.3.4 PCB設(shè)計(jì)中的ESD防護(hù) 267
【案例8-10】 TVS管布放位置不合理導(dǎo)致靜電放電測(cè)試失敗 268
【案例8-11】 GND和HV_GND混用導(dǎo)致電源控制電路失效 270
8.3.5 PCB設(shè)計(jì)與結(jié)構(gòu)、易用性 272
【案例8-12】 網(wǎng)口指示燈排列順序出錯(cuò) 273
【案例8-13】 網(wǎng)口連接器堆疊方式與易插拔特性 273
8.3.6 PCB設(shè)計(jì)與散熱 274
8.3.7 PCB設(shè)計(jì)與可測(cè)試性 275
參考文獻(xiàn) 279
……
在《高速電路設(shè)計(jì)實(shí)踐》的編寫(xiě)過(guò)程中,作者避免了純理論的講述,而是結(jié)合設(shè)計(jì)實(shí)例敘述經(jīng)驗(yàn),將復(fù)雜的高速電路設(shè)計(jì),用通俗易懂的語(yǔ)言陳述給讀者。
兩組燈電路結(jié)構(gòu)一模一樣的話(huà),就是壞了,電路問(wèn)題,燈問(wèn)題;如果電路結(jié)構(gòu)是串聯(lián)的并聯(lián)的不一樣,或者燈色不一樣(開(kāi)啟電壓不一樣),也會(huì)出現(xiàn)此現(xiàn)象,認(rèn)真看看什么情況;
國(guó)內(nèi)幾乎都是用這三個(gè)軟件畫(huà)原理圖和PCB:1. Altium Designer (Protel 99) 。界面很炫,板的3D效果不錯(cuò),然并卵。。估計(jì)學(xué)生及小公司用得多。2. Pads。也挺好用,界面沒(méi)...
可以從這幾方面考慮: 1、功率放大和驅(qū)動(dòng)電路,比如驅(qū)動(dòng)數(shù)碼管、蜂鳴器和電機(jī)、繼電器等. 2、模擬放大電路,比如模數(shù)轉(zhuǎn)換器的前級(jí)等. 3、電源部分的濾波整流電路、直流穩(wěn)壓電路、開(kāi)關(guān)電源的濾波等. 4、開(kāi)...
格式:pdf
大?。?span id="w44brc2" class="single-tag-height">11.3MB
頁(yè)數(shù): 76頁(yè)
評(píng)分: 4.6
電磁兼容與高速電路設(shè)計(jì)3
格式:pdf
大小:11.3MB
頁(yè)數(shù): 4頁(yè)
評(píng)分: 4.5
為了提高PDLC液晶光閥的響應(yīng)速度,需要對(duì)液晶光閥進(jìn)行高速電路驅(qū)動(dòng)。文章通過(guò)大量電路試驗(yàn)分析證明,提出一種單臂半H橋的驅(qū)動(dòng)方法,它有效地減小了PDLC液晶光閥驅(qū)動(dòng)RC的充放電時(shí)間,實(shí)現(xiàn)其高速驅(qū)動(dòng)。
該書(shū)論述了高速脈沖電路中組件、器件和電路的特性,系統(tǒng)地講述了變壓器、傳輸線、級(jí)聯(lián)電路、梯形網(wǎng)絡(luò)、面結(jié)型二極管模型、隧道二極管模型、晶體管的高速參數(shù)、發(fā)射極耦合電路的開(kāi)關(guān)特性、高速數(shù)字輸出電路以及適用于集成電路的線性放大器等,著重分析了上述各種電路的瞬變過(guò)程及其優(yōu)化問(wèn)題.可供從事數(shù)字電路方面工作的工人、研究人員和相應(yīng)專(zhuān)業(yè)的師生參考.
第一篇基礎(chǔ)篇
第1章高速電路PCB概述
1.1高速信號(hào)
1.1.1高速的界定
1.1.2高速信號(hào)的頻譜
1.1.3高速電路與射頻電路的區(qū)別
1.2無(wú)源器件的射頻特性
1.2.1金屬導(dǎo)線和走線
1.2.2電阻
1.2.3電容
1.2.4電感和磁珠
1.3PCB基礎(chǔ)概念
1.4高速電路設(shè)計(jì)面臨的問(wèn)題
1.4.1電磁兼容性
1.4.2信號(hào)完整性
1.4.3電源完整性
第2章高速電路電磁兼容
2.1電磁兼容的基本原理
2.1.1電磁兼容概述
2.1.2電磁兼容標(biāo)準(zhǔn)
2.1.3電磁兼容設(shè)計(jì)的工程方法
2.2電磁干擾
2.2.1電磁干擾概述
2.2.2電磁干擾的組成要素
2.3地線干擾與接地技術(shù)
2.3.1接地的基礎(chǔ)知識(shí)
2.3.2接地帶來(lái)的電磁兼容問(wèn)題
2.3.3各種實(shí)用接地方法
2.3.4接地技術(shù)概要
2.4干擾濾波技術(shù)
2.4.1共模和差模電流
2.4.2干擾濾波電容
2.4.3濾波器的安裝
2.5電磁屏蔽技術(shù)
2.5.1電磁屏蔽基礎(chǔ)知識(shí)
2.5.2磁場(chǎng)的屏蔽
2.5.3電磁密封襯墊
2.5.4截止波導(dǎo)管
2.6PCB的電磁兼容噪聲
2.6.1PCB線路上的噪聲
2.6.2PCB的輻射
2.6.3PCB的元器件
2.7本章小結(jié)
第3章高速電路信號(hào)完整性
3.1信號(hào)完整性的基礎(chǔ)
3.1.1信號(hào)完整性問(wèn)題
3.1.2高速電路信號(hào)完整性問(wèn)題的分析工具
3.2傳輸線原理
3.2.1PCB中的傳輸線結(jié)構(gòu)
3.2.2傳輸線參數(shù)
3.2.3傳輸線模型
3.3時(shí)序分析
3.3.1傳播速度
3.3.2時(shí)序參數(shù)
3.3.3時(shí)序設(shè)計(jì)目標(biāo)和應(yīng)用舉例
3.4反射
3.4.1瞬態(tài)阻抗及反射
3.4.2反彈
3.4.3上升沿對(duì)反射的影響
3.4.4電抗性負(fù)載反射
3.5串?dāng)_
3.5.1串?dāng)_現(xiàn)象
3.5.2容性耦合和感性耦合
3.5.3串?dāng)_的模型描述
3.5.4串?dāng)_噪聲分析
3.5.5互連參數(shù)變化對(duì)串?dāng)_的影響
3.6本章小結(jié)
第4章高速電路電源完整性
4.1電源完整性問(wèn)題概述
4.1.1芯片內(nèi)部開(kāi)關(guān)噪聲
4.1.2芯片外部開(kāi)關(guān)噪聲
4.1.3減小同步開(kāi)關(guān)噪聲的其他措施
4.1.4同步開(kāi)關(guān)噪聲總結(jié)
4.2電源分配網(wǎng)絡(luò)系統(tǒng)設(shè)計(jì)
4.2.1PCB電源分配系統(tǒng)
4.2.2電源模塊的模型
4.2.3去耦電容的模型
4.2.4電源/地平面對(duì)的模型
4.3本章小結(jié)
第5章去耦和旁路
5.1去耦和旁路特性
5.2去耦和旁路電路屬性參數(shù)
5.2.1能量?jī)?chǔ)存
5.2.2阻抗
5.2.3諧振
5.2.4其他特性
5.3電源層和接地層電容
5.4電容選擇舉例
5.4.1去耦電容的選擇
5.4.2大電容的選擇
5.4.3選擇電容的其他考慮因素
5.5集成芯片內(nèi)電容
5.6本章小結(jié)
第6章高速電路PCB的布局和布線
6.1走線與信號(hào)回路
6.1.1PCB的走線結(jié)構(gòu)
6.1.2網(wǎng)絡(luò)、傳輸線、信號(hào)路徑和走線
6.1.3"地"、返回路徑、鏡像層和磁通最小化
6.2返回路徑
6.2.1返回電流的分布
6.2.2不理想的參考平面
6.2.3參考平面的切換
6.2.4地彈
6.3高速PCB的疊層設(shè)計(jì)
6.3.1多層板疊層設(shè)計(jì)原則
6.3.2盡量使用多層電路板
6.3.36層板疊層配置實(shí)例
6.4高速PCB的分區(qū)
6.4.1高速PCB的功能分割
6.4.2混合信號(hào)PCB的分區(qū)設(shè)計(jì)
6.5高速PCB的元件布局
6.5.1布線拓?fù)浜投私蛹夹g(shù)
6.5.2如何選擇端接方式
6.5.3端接的仿真分析
6.6高速PCB布線策略和技巧
6.6.1過(guò)孔的使用
6.6.2調(diào)整走線長(zhǎng)度
6.6.3拐角走線
6.6.4差分對(duì)走線
6.6.5走線的3?W原則
6.7本章小結(jié)
第二篇應(yīng)用篇
第7章現(xiàn)代高速PCB設(shè)計(jì)方法及EDA
7.1現(xiàn)代高速PCB設(shè)計(jì)方法
7.1.1傳統(tǒng)的PCB設(shè)計(jì)方法
7.1.2基于信號(hào)完整性分析的PCB設(shè)計(jì)方法
7.2高速互連仿真模型
7.2.1SPICE模型
7.2.2IBIS模型
7.2.3Verilog-AMS/VHDL-AMS模型
7.2.4三種模型的比較
7.2.5傳輸線模型
7.3常用PCB設(shè)計(jì)軟件
7.3.1Protel
7.3.2OrCAD
7.3.3ZUKENCR
7.3.4CadenceAllegro系統(tǒng)互連設(shè)計(jì)平臺(tái)
7.3.5MentorGraphicsPADS
7.4本章小結(jié)
第8章PowerLogic&PowerPCB--高速電路設(shè)計(jì)
8.1PADS軟件套裝
8.2PowerLogic--原理圖設(shè)計(jì)
8.2.1PowerLogic的用戶(hù)界面
8.2.2建立一個(gè)新的設(shè)計(jì)
8.2.3環(huán)境參數(shù)設(shè)置
8.2.4添加、刪除和復(fù)制元件
8.2.5PADS元件庫(kù)與新元件的創(chuàng)建
8.2.6建立和編輯連線
8.2.7在PowerLogic下的疊層設(shè)置
8.2.8在PowerLogic下定義設(shè)計(jì)規(guī)則
8.2.9輸出網(wǎng)表到PCB
8.3PowerPCB--版圖設(shè)計(jì)
8.3.1PowerPCB的用戶(hù)界面
8.3.2設(shè)計(jì)準(zhǔn)備
8.3.3單位設(shè)置
8.3.4建立板邊框
8.3.5設(shè)置禁布區(qū)
8.3.6輸入網(wǎng)表
8.3.7疊層設(shè)計(jì)
8.3.8定義設(shè)計(jì)規(guī)則
8.3.9顏色設(shè)置
8.4元件布局
8.4.1準(zhǔn)備
8.4.2散開(kāi)元器件
8.4.3設(shè)置網(wǎng)絡(luò)的顏色和可見(jiàn)性
8.4.4建立元件組合
8.4.5原理圖驅(qū)動(dòng)布局
8.4.6放置連接器
8.4.7順序放置電阻
8.4.8使用查找(Find)命令放置元件
8.4.9極坐標(biāo)方式放置(RadialPlacement)元件
8.4.10布局完成
8.5布線
8.5.1布線準(zhǔn)備
8.5.2幾種布線方式
8.5.3布線完成
8.6定義分割/混合平面層
8.6.1選擇網(wǎng)絡(luò)并指定不同的顯示顏色
8.6.2設(shè)置各層的顯示顏色和平面層的屬性
8.6.3定義平面層區(qū)域
8.6.4定義平面層的分隔
8.6.5灌注平面層
8.6.6初步完成PCB設(shè)計(jì)
8.7本章小結(jié)
第9章HyperLynx--信號(hào)完整性及EMC分析
9.1HyperLynx軟件
9.2LineSim--布線前仿真
9.2.1利用LineSim進(jìn)行反射分析
9.2.2利用LineSim進(jìn)行EMC/EMI分析
9.2.3傳輸線損耗仿真
9.2.4利用LineSim進(jìn)行串?dāng)_分析
9.3BoardSim--布線后分析
9.3.1生成BoardSim電路板
9.3.2BoardSim的批處理板級(jí)分析
9.3.3BoardSim的交互式仿真
9.3.4BoardSim端接向?qū)?/p>
9.3.5BoardSim串?dāng)_分析
9.4本章小結(jié)
第10章實(shí)例--基于信號(hào)完整性分析的高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)
10.1系統(tǒng)組成
10.1.1AD9430芯片簡(jiǎn)介
10.1.2CPLD芯片簡(jiǎn)介
10.1.3USB2.0設(shè)備控制芯片--CY7C
10.1.4SDRAM
10.2基于信號(hào)完整性的系統(tǒng)設(shè)計(jì)過(guò)程
10.2.1原理圖的信號(hào)完整性設(shè)計(jì)
10.2.2PCB的信號(hào)完整性設(shè)計(jì)
10.3設(shè)計(jì)驗(yàn)證
10.3.1差分時(shí)鐘網(wǎng)絡(luò)仿真
10.3.2數(shù)據(jù)通道仿真
10.4本章小結(jié)
附錄A常用導(dǎo)體材料的特性參數(shù)
附錄B常用介質(zhì)材料的特性參數(shù)
附錄C變化表
附錄D國(guó)際單位的前綴
參考文獻(xiàn)
《景觀森林 設(shè)計(jì)實(shí)踐》集中展示了景虎國(guó)際十多年來(lái)在景觀設(shè)計(jì)實(shí)踐中的成果。包含了文化旅游項(xiàng)目、城市公共項(xiàng)目、居住區(qū)項(xiàng)目三大類(lèi)型23個(gè)項(xiàng)目的設(shè)計(jì)理念及建成實(shí)景效果。這其中有側(cè)重展示當(dāng)?shù)氐赜蛭幕捻?xiàng)目,也有位于文物層之上,基地原生古樹(shù)的保護(hù)性開(kāi)發(fā)項(xiàng)目,也有基于地產(chǎn)產(chǎn)品系思路設(shè)計(jì)的地產(chǎn)項(xiàng)目的分享。景虎專(zhuān)注于景觀設(shè)計(jì),不斷思考、探索、實(shí)踐,多年經(jīng)驗(yàn)與成果集成《景觀森林 設(shè)計(jì)實(shí)踐》?!毒坝^森林 設(shè)計(jì)實(shí)踐》可作為景觀設(shè)計(jì)行業(yè)從業(yè)者研究參考讀物。