集成電路設(shè)計(jì)寶典

第1章 設(shè)計(jì)中常用的方程.

1.1 mos管的電流方程

1.1.1 簡(jiǎn)單的電流方程

1.1.2 飽和區(qū)的溝道長(zhǎng)度調(diào)制效應(yīng)

1.1.3 小尺寸mos管的電流方程

1.2 cmos倒相器的交、直流特性

1.2.1 cmos倒相器的直流特性

1.2.2 cmos倒相器的瞬態(tài)特性

1.3 cmos電路中的節(jié)點(diǎn)電容

1.3.1 pn結(jié)勢(shì)壘電容

1.3.2 柵電容

1.3.3 節(jié)點(diǎn)電容

1.4 cmos傳輸門(mén)

1.4.1 cmos傳輸門(mén)的直流傳輸特性

1.4.2 cmos傳輸門(mén)的導(dǎo)通電阻

1.4.3 cmos傳輸門(mén)的襯底偏壓效應(yīng)

1.4.4 cmos傳輸門(mén)的瞬態(tài)特性

1.5 設(shè)計(jì)參數(shù)的萃取

第1章參考文獻(xiàn)

第2章 cmos電路基本單元的優(yōu)化設(shè)計(jì)

.2.1 cmos電路優(yōu)化設(shè)計(jì)的條件

2.1.1 上升時(shí)間和下降時(shí)間相等的優(yōu)化條件

2.1.2 最佳噪聲容限的優(yōu)化條件

2.1.3 最佳的驅(qū)動(dòng)能力

2.2 cmos倒相器的優(yōu)化設(shè)計(jì)

2.3 cmos基本門(mén)的優(yōu)化設(shè)計(jì)

2.3.1 與非門(mén)的優(yōu)化設(shè)計(jì)

2.3.2 或非門(mén)的優(yōu)化設(shè)計(jì)

2.3.3 減小芯片面積的基本門(mén)設(shè)計(jì)

2.4 cmos傳輸門(mén)的優(yōu)化設(shè)計(jì)

2.4.1 傳輸門(mén)結(jié)構(gòu)速度的優(yōu)化設(shè)計(jì)

2.4.2 cmos傳輸門(mén)導(dǎo)通電阻的優(yōu)化設(shè)計(jì)

2.5 輸出級(jí)驅(qū)動(dòng)能力的優(yōu)化設(shè)計(jì)

2.5.1 輸出驅(qū)動(dòng)級(jí)間的優(yōu)化設(shè)計(jì)

2.5.2 輸出驅(qū)動(dòng)級(jí)的優(yōu)化設(shè)計(jì)

2.6 cmos d型觸發(fā)器的優(yōu)化設(shè)計(jì)

2.6.1 d型觸發(fā)器的設(shè)計(jì)分析

2.6.2 d型觸發(fā)器的設(shè)計(jì)舉例

第3章 邏輯控制單元

3.1 或與非門(mén)

3.2 與或非門(mén)

3.3 二選一電路

3.3.1 鐘控門(mén)組成的二選一電路

3.3.2 傳輸門(mén)組成的二選一電路

3.3.3 傳輸門(mén)和鐘控門(mén)組成的二選一電路

3.4 異或門(mén)和同或門(mén)

3.4.1 異或門(mén)

3.4.2 同或門(mén)

3.5 半加器和全加器

3.5.1 同或門(mén)加倒相器組成的半加器

3.5.2 傳輸門(mén)和鐘控門(mén)組成的半加器

3.5.3 全加器

3.6 i/o(輸入/輸出)結(jié)構(gòu)

3.6.1 輸入緩沖器

3.6.2 三態(tài)輸出和i/o雙向緩沖器

第4章 觸發(fā)器

4.1 鎖存器

4.1.1 傳輸門(mén)、鐘控門(mén)和倒相器組成的鎖存器

4.1.2 帶有復(fù)位和置位的鎖存器

4.1.3 與或非門(mén)和或與非門(mén)組成的鎖存器

4.1.4 雙時(shí)鐘控制的鎖存器

4.2 施密特觸發(fā)器

4.3 d型觸發(fā)器

4.3.1 傳輸門(mén)和倒相器組成的d型觸發(fā)器

4.3.2 倒相器和鐘控門(mén)組成的d型觸發(fā)器

4.3.3 傳輸門(mén)、鐘控門(mén)和倒相器組成的d型觸發(fā)器

4.3.4 倒比管和鐘控門(mén)組成的d型觸發(fā)器

4.4 帶有復(fù)位的d型觸發(fā)器

4.4.1 與非門(mén)和或非門(mén)控制復(fù)位的d型觸發(fā)器

4.4.2 鐘控與非門(mén)控制復(fù)位的d型觸發(fā)器

4.4.3 復(fù)位與時(shí)鐘控制有關(guān)的d型觸發(fā)器

4.5 帶有置位的d型觸發(fā)器

4.5.1 與非門(mén)控制置位的d型觸發(fā)器

4.5.2 鐘控與非門(mén)和與非門(mén)控制置位的d型觸發(fā)器

4.5.3 單個(gè)與非門(mén)控制置位的d型觸發(fā)器

4.5.4 置位與時(shí)鐘控制有關(guān)的d型觸發(fā)器

4.6 帶有復(fù)位和置位的d型觸發(fā)器

4.6.1 典型的與非門(mén)和或非門(mén)組成的帶有復(fù)位和置位的d型觸發(fā)器

4.6.2 與或非門(mén)和或與非門(mén)組成的帶有復(fù)位和置位的d型觸發(fā)器

4.6.3 鐘控與非門(mén)和與非門(mén)組成的帶有復(fù)位和置位的d型觸發(fā)器

4.7 帶有雙時(shí)鐘控制的d型觸發(fā)器

4.7.1 沒(méi)有復(fù)位端的雙鐘控d型觸發(fā)器

4.7.2 帶有復(fù)位的雙鐘控d型觸發(fā)器

4.7.3 由鐘控門(mén)組成的雙鐘控d型觸發(fā)器

4.7.4 由鐘控門(mén)組成并帶有復(fù)位和置位的雙鐘控d型觸發(fā)器

第5章 計(jì)數(shù)器

5.1 計(jì)數(shù)單元

5.1.1 分頻器

5.1.2 鐘控門(mén)組成的分頻器

5.1.3 既有復(fù)位和置位又有計(jì)數(shù)的分頻器

5.1.4 帶有復(fù)位的雙鐘控移位和計(jì)數(shù)觸發(fā)器

5.1.5 帶有置位的雙鐘控鎖存和計(jì)數(shù)觸發(fā)器

5.1.6 可預(yù)置的計(jì)數(shù)單元

5.1.7 帶有復(fù)位并有三處輸出的雙鐘控移位和計(jì)數(shù)觸發(fā)器

5.2 異步計(jì)數(shù)器

5.2.1 異步二進(jìn)制計(jì)數(shù)器

5.2.2 譯碼電路

5.2.3 七進(jìn)制計(jì)數(shù)器

5.2.4 十進(jìn)制計(jì)數(shù)器

5.2.5 時(shí)鐘控制發(fā)生器

5.3 同步計(jì)數(shù)器

5.3.1 2~10進(jìn)制同步加法計(jì)數(shù)器

5.3.2 2~10進(jìn)制同步可預(yù)置可逆計(jì)數(shù)器

5.4 鏈?zhǔn)接?jì)數(shù)器

第6章 存儲(chǔ)電路

6.1 存儲(chǔ)電路的構(gòu)架

6.2 靜態(tài)隨機(jī)存取存儲(chǔ)器(sram)

6.2.1 sram存儲(chǔ)單元的設(shè)計(jì)

6.2.2 位線負(fù)載

6.2.3 數(shù)據(jù)感測(cè)放大器

6.3 動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(dram)

6.3.1 dram存儲(chǔ)單元的結(jié)構(gòu)

6.3.2 dram單元的讀寫(xiě)和刷新(以單管單元為例)

6.3.3 dram用靈敏放大器

6.3.4 dram的字線

6.4 只讀存儲(chǔ)器(rom)

6.4.1 rom存儲(chǔ)單元的結(jié)構(gòu)

6.4.2 rom感測(cè)放大器

6.5 用戶(hù)可編程rom(prom)

6.5.1 熔絲型prom

6.5.2 可擦除型prom(eprom)

6.5.3 電可擦除型prom(e2prom或eeprom)

第7章 cmos模擬電路及數(shù)模兼容電路

7.1 mos管的交流小信號(hào)參數(shù)

7.1.1 mos管的跨導(dǎo)

7.1.2 mos管飽和區(qū)輸出電導(dǎo)gds

7.1.3 襯底跨導(dǎo)gmb

7.2 有源電阻

7.3 恒流源電路

7.3.1 基本的恒流源電路

7.3.2 共源共柵電流鏡

7.3.3 威爾遜恒流源電路

7.4 基準(zhǔn)電流電路

7.4.1 基本的基準(zhǔn)電流電路形式..

7.4.2 低功耗的基準(zhǔn)電流電路

7.4.3 兩管的基準(zhǔn)電流電路

7.5 基準(zhǔn)電壓源和偏置電路

7.5.1 基準(zhǔn)電壓源

7.5.2 偏置電壓和電流

7.5.3 cmos偏置電路

7.5.4 高性能的基準(zhǔn)電流源和電壓源

7.6 mos管單級(jí)放大器

7.6.1 nmos單級(jí)放大器

7.6.2 cmos單級(jí)放大器

7.7 cmos差分放大器

7.7.1 差分對(duì)管的直流轉(zhuǎn)換特性

7.7.2 cmos差分放大器的電壓增益

7.7.3 cmos差分放大器的失調(diào)電壓

7.8 模擬電路中mos管的按比例縮小規(guī)則

7.8.1 按比例縮小對(duì)模擬參數(shù)的影響

7.8.2 按比例縮小系數(shù)對(duì)mos基本模擬電路性能的影響

7.9 上電復(fù)位電路

7.9.1 要有延遲時(shí)間的上電復(fù)位電路

7.9.2 利用電容上電壓不能突變的上電復(fù)位電路

7.10 cmos運(yùn)算放大器

7.10.1 cmos運(yùn)算放大器的設(shè)計(jì)

7.10.2 穩(wěn)定cmos運(yùn)放工作的另外兩種辦法

7.10.3 不同用途的cmos運(yùn)放

7.11. cmos電壓比較器

7.11.1 cmos電壓比較器的設(shè)計(jì)

7.11.2 pmos管作為輸入對(duì)管的cmos電壓比較器

7.11.3 各種cmos電壓比較器舉例

7.12 振蕩器電路

7.12.1 由電壓比較器組成的振蕩器電路

7.12.2 倒相器組成的振蕩器電路

7.12.3 雙電壓比較器組成的振蕩器電路

第7章參考文獻(xiàn)

第8章 bicmos兼容工藝與電路

8.1 bicmos兼容工藝

8.1.1 以cmos工藝為基礎(chǔ)的bicmos兼容工藝

8.1.2 以雙極型工藝為基礎(chǔ)的bicmos兼容工藝

8.2 bicmos器件結(jié)構(gòu)完全兼容的電路

8.2.1 bicmos器件結(jié)構(gòu)完全兼容的基本單元

8.2.2 輸出全由npn管構(gòu)成的bicmos基本倒相器

8.2.3 bicmos兼容的門(mén)電路

8.2.4 bicmos在數(shù)字電路中的應(yīng)用

8.3 bicmos基準(zhǔn)電壓源和基準(zhǔn)電流電路

8.3.1 以晶體管的熱電勢(shì)(kt/q)為基準(zhǔn)的偏置電壓

8.3.2 能隙基準(zhǔn)電壓源(二管能隙基準(zhǔn)源)

8.4 bicmos運(yùn)算放大器

8.4.1 雙極型晶體管作為差分輸入的bicmos運(yùn)放

8.4.2 mos管作為差分輸入的bicmos運(yùn)放

8.5 bicmos電壓比較器

8.5.1 雙極型管作為差分輸入對(duì)管的bicmos比較器

8.5.2 pmos管作為差分輸入對(duì)管的bicmos比較器

8.6 電壓跟隨器

8.6.1 bicmos電壓跟隨器

8.6.2 bicmos電壓跟隨器的應(yīng)用

8.7 bicmos輸出級(jí)

8.8 恒流驅(qū)動(dòng)led bicmos電路

第8章參考文獻(xiàn)

第9章 低壓與高壓兼容的電路

9.1 偏置柵高壓mos管

9.1.1 橫向偏置柵高壓mos管

9.1.2 縱向偏置柵高壓mos管

9.2 高壓dmos管

9.2.1 高壓橫向功率dmos(ldmos)管

9.2.2 高壓縱向功率dmos(vdmos)管

9.3 全兼容的雙極型高壓結(jié)構(gòu)

9.4 提高mos管源漏擊穿電壓的途徑

9.4.1 電場(chǎng)控制板法

9.4.2 電場(chǎng)限制環(huán)結(jié)構(gòu)

9.4.3 既有場(chǎng)極板又有場(chǎng)限環(huán)的結(jié)構(gòu)

9.5 高壓偏置柵mos管的結(jié)構(gòu)設(shè)計(jì)

9.5.1 偏置柵mos管漂移區(qū)的設(shè)計(jì)

9.5.2 設(shè)計(jì)舉例

9.6 高壓功率dmos管的結(jié)構(gòu)設(shè)計(jì)

9.6.1 橫向高壓dmos管的結(jié)構(gòu)設(shè)計(jì)

9.6.2 縱向高壓dmos管的結(jié)構(gòu)設(shè)計(jì)

9.7 低壓與高壓兼容中的隔離技術(shù)

9.8 低壓與高壓兼容的電路

9.8.1 具有dmos高壓輸出的硅柵cmos門(mén)陣列

9.8.2 偏置柵mos高壓輸出的低高壓兼容電路

9.8.3 高壓電平位移器

9.8.4 高壓高速平板顯示驅(qū)動(dòng)集成電路

9.9 智能功率集成電路

9.9.1 低壓與高壓兼容的接口技術(shù)

9.9.2 智能化技術(shù)

9.9.3 車(chē)用高邊智能功率開(kāi)關(guān)電路

9.9.4 mos智能型開(kāi)關(guān)電源功率集成電路

9.10 bcd兼容工藝技術(shù)

9.10.1 40v的bicmos兼容技術(shù)

9.10.2 bcd兼容工藝

第9章參考文獻(xiàn)

第10章 可靠性設(shè)計(jì)

10.1 微電子系統(tǒng)的可靠性

10.2 輸入保護(hù)的設(shè)計(jì)

10.3 防止cmos晶閘管(閉鎖)效應(yīng)

10.3.1 產(chǎn)生閉鎖效應(yīng)的機(jī)理

10.3.2 寄生晶閘管效應(yīng)觸發(fā)的條件

10.3.3 防止晶閘管(閉鎖)效應(yīng)的措施

10.3.4 cmos中p阱和n阱抗閉鎖能力的比較

10.4 高壓mos管的負(fù)阻擊穿及其預(yù)防措施

10.4.1 高壓偏置柵nmos管中的負(fù)阻效應(yīng)

10.4.2 高壓dmos管中的負(fù)阻效應(yīng)

10.4.3 預(yù)防措施

10.5 抗靜電保護(hù)

10.5.1 柵源短接的mos管保護(hù)電路

10.5.2 橫向npn結(jié)構(gòu)抗esd保護(hù)結(jié)構(gòu)

10.5.3 低壓晶閘管(scr)保護(hù)電路

10.6 寄生mos管的預(yù)防和抑制

10.7 版圖設(shè)計(jì)中提高可靠性的其他措施

第10章參考文獻(xiàn)

第11章 可測(cè)性設(shè)計(jì)

11.1 可測(cè)性設(shè)計(jì)概述

11.2 故障模型

11.2.1 固定故障模型(stuck-at fault model)

11.2.2 延遲故障模型(delay fault model)

11.2.3 靜態(tài)電流(iddq)故障模型

11.3 高氏測(cè)度度量方法

11.3.1 可測(cè)性的測(cè)度

11.3.2 高氏度量方法

11.4 可測(cè)性設(shè)計(jì)的常用方法

11.4.1 針對(duì)性測(cè)試法(ad_hoc test)

11.4.2 掃描鏈測(cè)試技術(shù)(scan chain test)

11.4.3 內(nèi)建自測(cè)試法(build in self test)

11.4.4 邊界掃描測(cè)試技術(shù)(boundary scan test)

11.4.5 小結(jié)

11.5 應(yīng)用實(shí)例分析...

書(shū)名:集成電路設(shè)計(jì)寶典

著 譯 者:李桂宏 謝世健

出版日期:2006-04-01

定 價(jià): ￥60.00

出 版 社:電子工業(yè)出版社

ISBN:7121023725