集成電路應(yīng)用實(shí)驗(yàn)圖書目錄

第1間 半導(dǎo)體集成電路應(yīng)用基礎(chǔ)知識

1.1 集成電路的分類及型號命名規(guī)則

1.2 外電路的作用及組成原則

1.3 器件的正常工作及安全保護(hù)

1.4 集成電路系統(tǒng)中的干擾及其抑制

1.5 電路故障的分析與排除

實(shí)驗(yàn)一 常用電子儀器的基本使用

附錄1-I 國際主要集成電路生產(chǎn)公司產(chǎn)品型號命名規(guī)則

附錄1-II 部分常用TTL及CMOS數(shù)字集成電路匯編

第2章 集成運(yùn)算放大器(OP)特性及基本應(yīng)用

2.1 集成運(yùn)放的組成、分類及主要參數(shù)

2.2 集成運(yùn)放的應(yīng)用特點(diǎn)與性能測試

2.3 集成運(yùn)放的基本應(yīng)用

實(shí)驗(yàn)二 集成運(yùn)放在運(yùn)算應(yīng)用研究

實(shí)驗(yàn)三 集成有源濾波器的研究

實(shí)驗(yàn)四 集成運(yùn)放構(gòu)成波形產(chǎn)生電路的研究

附錄2-I 運(yùn)算放大器外引線圖

附錄2-II 集成運(yùn)算放大器的主要性能指標(biāo)

附錄2-III 運(yùn)算放大器參數(shù)測試

第3章 集成模擬乘法器的特性與應(yīng)用

3.1 集成模擬乘法器的基本工作原理

3.2 模擬乘法器的參數(shù)

3.3 模擬乘法器的應(yīng)用

3.4 模擬乘法器AD834簡介

實(shí)驗(yàn)五 調(diào)幅與檢波的研究

實(shí)驗(yàn)六 混頻與倍頻的研究

第4章 組合邏輯電路的組成及應(yīng)用

4.1 組合邏輯電路的分析與設(shè)計

4.2 組合邏輯電路中的競爭與冒險

4.3 組合邏輯電路的應(yīng)用

實(shí)驗(yàn)七 全加器及比較器的研究

實(shí)驗(yàn)八 編碼器與譯碼器

實(shí)驗(yàn)九 數(shù)據(jù)選擇器與數(shù)據(jù)分配器

附錄 數(shù)字系統(tǒng)設(shè)計實(shí)驗(yàn)箱使用說明

第5章 時序邏輯電路的應(yīng)用

5.1 集成觸發(fā)器與鎖存器

5.2 時序邏輯電路的分析

5.3 時序邏輯電路的設(shè)計

5.4 中規(guī)模時序邏輯電路介紹

實(shí)驗(yàn)十 計數(shù)、鎖存、譯碼、顯示電路的研究

實(shí)驗(yàn)十一 同步計數(shù)器及其應(yīng)用

實(shí)驗(yàn)十二 移位寄存器及其應(yīng)用

實(shí)驗(yàn)十三 數(shù)字式頻率計的設(shè)計

實(shí)驗(yàn)十四 數(shù)字電子鐘的設(shè)計

實(shí)驗(yàn)十五 多路智力搶答系統(tǒng)的設(shè)計

第6章 集成鎖相環(huán)電路的應(yīng)用

6.1 集成PLL的組成及工作原理

6.2 PLL的基本特性、指標(biāo)及測試

6.3 集成倘相環(huán)典型產(chǎn)品簡介

6.4 集成PLL的典型應(yīng)用

實(shí)驗(yàn)十六 可預(yù)置PLL頻率合成的研究

實(shí)驗(yàn)十七 鎖相調(diào)頻與鑒頻順的研究(I)

實(shí)驗(yàn)十八 鎖相調(diào)頻與鑒頻的研究(II)

實(shí)驗(yàn)十九 吞除式鎖相頻率合成器的研究

參考文獻(xiàn)

作 者:李雷 主編

出 版 社:國防工業(yè)出版社

出版時間:2004-1-1

版 次:1頁 數(shù):241字 數(shù):359000

印刷時間:2004-1-1開 本:紙 張:膠版紙

印 次:I S B N:9787118034004包 裝:平裝

與薄膜混合集成電路相比，厚膜混合集成電路的特點(diǎn)是設(shè)計更為靈活、工藝簡便、成本低廉，特別適宜于多品種小批量生產(chǎn)。在電性能上，它能耐受較高的電壓、更大的功率和較大的電流。厚膜微波集成電路的工作頻率可以達(dá)到 4吉赫以上。它適用于各種電路，特別是消費(fèi)類和工業(yè)類電子產(chǎn)品用的模擬電路。帶厚膜網(wǎng)路的基片作為微型印制線路板已得到廣泛的應(yīng)用。