《國際信息工程先進(jìn)技術(shù)譯叢:基于片上去耦電容的配電網(wǎng)絡(luò)(原書第2版)》中實驗、示例以及經(jīng)驗結(jié)果都來自于作者的工作和研究實踐。
作者:(以色列)伽庫紹卡斯 譯者:續(xù)海濤 譯者:胡子一 譯者:韓荊宇
原書第1版前言
關(guān)于作者
第1部分 一般性背景
第1章 概述2
1.1集成電路技術(shù)的發(fā)展 3
1.2設(shè)計目標(biāo)的發(fā)展 5
1.3配電的問題 8
1.4配電噪聲的不利影響 12
1.4.1信號延時的不確定性 12
1.4.2片上時鐘抖動 13
1.4.3噪聲裕度降低 14
1.4.4柵氧化層可靠性的降低 14
1.5小結(jié) 14
第2章 電路的感性特性 16
2.1電感的定義 16
2.1.1場能量的定義 16
2.1.2磁通量的定義 18
2.1.3局部電感 21
2.1.4網(wǎng)電感 25
2.2電感隨頻率的變化 26
2.2.1均勻電路密度假定 26
2.2.2電感變化機(jī)制 27
2.2.3電路簡化模型 28
2.3電路的感性行為 31
2.4片上互連線的電感特性 33
2.5小結(jié) 35
第3章 片上感性電流回路的特性 36
3.1簡介36
3.2電感與線長的關(guān)系 36
3.3兩個并行回路段的感性耦合 40
3.4電路分析的應(yīng)用 41
3.5小結(jié) 42
第4章 電遷移 43
4.1電遷移的物理機(jī)制 43
4.2電遷移引起的機(jī)械應(yīng)力 45
4.3電遷移損害的穩(wěn)態(tài)限制 46
4.4電遷移壽命與互連線尺寸的關(guān)系 47
4.5電遷移壽命的統(tǒng)計分布 49
4.6在交流電流下的電遷移壽命 50
4.7鋁和銅互連工藝的比較 51
4.8電遷移可靠性設(shè)計 52
4.9小結(jié) 53
第5章 去耦電容 54
5.1去耦電容簡介 54
5.1.1歷史回顧 54
5.1.2去耦電容當(dāng)作電荷的蓄水池 55
5.1.3去耦電容的現(xiàn)實模型 57
5.2帶去耦電容的配電網(wǎng)絡(luò)的阻抗 59
5.2.1配電系統(tǒng)的目標(biāo)阻抗 59
5.2.2反共振 61
5.2.3去耦電容結(jié)構(gòu)化分布的水力學(xué)類比 65
5.3固有和策劃的片上去耦電容 67
5.3.1固有去耦電容 67
5.3.2策劃去耦電容 69
5.4片上去耦電容的類型 71
5.4.1PIP電容71
5.4.2MOS電容 73
5.4.3MIM電容 78
5.4.4側(cè)面通量電容 79
5.4.5不同片上去耦電容的對比 82
5.5片上開關(guān)穩(wěn)壓器 83
5.6小結(jié) 85
第6章 片上電源分配噪聲的縮減趨勢 86
6.1縮減模型 86
6.2互連特性 88
6.2.1全局互連特性 89
6.2.2網(wǎng)格電感的縮減 89
6.2.3倒裝芯片封裝特性 90
6.2.4片上電容的影響 91
6.3電源噪聲模型 91
6.4電源噪聲縮減 92
6.4.1恒定金屬厚度方案分析 92
6.4.2縮減金屬厚度方案分析 93
6.4.3電源噪聲的ITRS縮減 94
6.5噪聲縮減的含義 97
6.6小結(jié) 97
第7章 第1部分小結(jié) 99
第2部分 電源系統(tǒng)設(shè)計
第8章 高性能配電系統(tǒng) 102
8.1配電網(wǎng)絡(luò)的物理結(jié)構(gòu) 102
8.2配電系統(tǒng)的電路模型 103
8.3配電系統(tǒng)的輸出阻抗 105
8.4帶有一個去耦電容的配電系統(tǒng) 107
8.4.1阻抗特性 107
8.4.2單層去耦方案的局限 110
8.5去耦電容的層次化布局 111
8.6配電網(wǎng)絡(luò)中的諧振 117
8.7全阻抗補(bǔ)償 121
8.8實例分析 123
8.9設(shè)計依據(jù) 125
8.9.1去耦電容器電感 125
8.9.2互連線電感 126
8.10一維電路模型的局限性 127
8.11小結(jié) 128
第9章 片上配電網(wǎng)絡(luò) 129
9.1片上配電網(wǎng)絡(luò)的類型 129
9.1.1片上配電網(wǎng)絡(luò)的基本結(jié)構(gòu) 129
9.1.2提高片上配電網(wǎng)絡(luò)的阻抗特性 133
9.1.3阿爾法微處理器中配電網(wǎng)絡(luò)的演化史 134
9.2裸片封裝接口 135
9.3其他考慮 138
9.4小結(jié) 139
第10章 計算機(jī)輔助設(shè)計與分析 140
10.1片上配電網(wǎng)絡(luò)的設(shè)計流程 140
10.2配電網(wǎng)絡(luò)的線性分析 144
10.3配電網(wǎng)絡(luò)的建模 145
10.4表征片上電路的電源電流需求 149
10.5配電網(wǎng)絡(luò)分析的計算方法 150
10.6片上去耦電容器的分配 155
10.6.1基于電荷的分配方法 156
10.6.2基于過噪聲幅度的分配策略 157
10.6.3基于過電荷的分配策略 158
10.7小結(jié) 159
第11章 快速電壓降分析的閉式表達(dá)式 160
11.1FAIR的背景 160
11.2對電壓降分析的解析 162
11.2.1單電源和單電流負(fù)載 162
11.2.2單電源和多電流負(fù)載 164
11.2.3多電源和單電流負(fù)載 166
11.2.4多電源和多電流負(fù)載 167
11.3電源網(wǎng)格分析的局部性 169
11.3.1電源網(wǎng)格中的空間局部性原理 169
11.3.2空間局部性對計算復(fù)雜度的影響 171
11.3.3在FAIR中利用空間局部性 171
11.3.4誤差修正窗 173
11.4實驗結(jié)果 173
11.5小結(jié) 178
第12章 第2部分小結(jié)179
第3部分 配電網(wǎng)絡(luò)中的噪聲
第13章 片上配電網(wǎng)格的電感特性 182
13.1輸電電路 182
13.2仿真設(shè)定 183
13.3網(wǎng)格類型 184
13.4電感與線寬的關(guān)系 188
13.5網(wǎng)格類型對電感的影響 188
13.5.1非交叉指型網(wǎng)格與交叉指型網(wǎng)格的比較 188
13.5.2配對型網(wǎng)格與交叉指型網(wǎng)格的比較 189
13.6影響電感的網(wǎng)格尺寸 189
13.6.1影響電感的網(wǎng)格寬度 190
13.6.2影響電感的網(wǎng)格長度 190
13.6.3電網(wǎng)的方塊電感 191
13.6.4網(wǎng)格電感的高效計算方法 191
13.7小結(jié) 192
第14章 網(wǎng)格電感隨頻率的變化特性 194
14.1分析步驟 194
14.2電感變化特性的探討 195
14.2.1電路模型 195
14.2.2對電感變化特性的分析 197
14.3小結(jié) 199
第15章 電感、面積和電阻之間的折衷 200
15.1在網(wǎng)格面積不變的約束下電感與電阻的折衷 200
15.2在網(wǎng)格電阻不變的約束下電感與面積的折衷 203
15.3小結(jié) 205
第16章 交叉指型電源/地分布網(wǎng)絡(luò)的電感模型 206
16.14對型基本結(jié)構(gòu) 207
16.2含有大量交叉指對的電源/地分布網(wǎng)絡(luò) 207
16.3比較與討論 211
16.4小結(jié) 214
第17章 片上電源噪聲抑制技術(shù) 215
17.1添加片上低噪聲地來抑制地噪聲 216
17.2決定地彈抑制的系統(tǒng)參數(shù) 217
17.2.1噪聲電路和噪聲敏感電路之間的物理距離 218
17.2.2頻率和電容的變化 219
17.2.3額外接地通路的阻抗 220
17.3小結(jié) 221
第18章 片上配電網(wǎng)絡(luò)中噪聲的影響 222
18.1芯片封裝共振中的尺度效應(yīng) 222
18.2配電噪聲的傳播 224
18.3局部電感特性 225
18.4小結(jié) 228
第19章 第3部分小結(jié)229
第4部分 片上去耦電容器的布局
第20章 片上去耦電容器的有效半徑232
20.1背景 233
20.2基于目標(biāo)阻抗的片上去耦電容器有效半徑234
20.3估算所需的片上去耦電容值 236
20.3.1電阻性噪聲主導(dǎo) 236
20.3.2電感性噪聲主導(dǎo) 237
20.3.3連線的臨界長度 239
20.4由充電時間決定的有效半徑 242
20.5針對片上去耦電容器布局的設(shè)計方法 245
20.6片上配電網(wǎng)絡(luò)模型 246
20.7實例分析 248
20.8設(shè)計意義 251
20.9小結(jié) 252
第21章 分布式片上去耦電容器的有效布局 254
21.1工藝約束 254
21.2在納米級IC中片上去耦電容器的布局 255
21.3分布式片上去耦電容網(wǎng)絡(luò)的設(shè)計 257
21.4分布式片上去耦電容網(wǎng)絡(luò)中的設(shè)計折衷 261
21.4.1關(guān)于R1系統(tǒng)參數(shù)的決定因素 261
21.4.2C1最小值 262
21.4.3片上去耦電容總預(yù)算的最小值 262
21.5分布式片上去耦電容器系統(tǒng)的設(shè)計方法 264
21.6實例分析 266
21.7小結(jié) 269
第22章 分布式片上電源和去耦電容器的協(xié)同設(shè)計270
22.1問題的出現(xiàn) 271
22.2電源和去耦電容器的協(xié)同布局 272
22.3實例分析 274
22.4小結(jié) 275
第23章 第4部分小結(jié)277
第5部分 多層配電網(wǎng)絡(luò)
第24章 多層電網(wǎng)的阻抗特性 280
24.1多層網(wǎng)格的電氣特性 281
24.1.1單層網(wǎng)格的阻抗特性 281
24.1.2多層網(wǎng)格的阻抗特性 283
24.2雙層網(wǎng)格的實例研究 284
24.2.1仿真設(shè)置 285
24.2.2網(wǎng)格層之間的電感耦合 285
24.2.3雙層網(wǎng)格的電感參數(shù) 287
24.2.4雙層網(wǎng)格的電阻參數(shù) 288
24.2.5在雙層網(wǎng)格中阻抗隨頻率的變化量 289
24.3設(shè)計意義 290
24.4小結(jié) 291
第25章 多層交叉指型配電網(wǎng)絡(luò) 292
25.1單金屬層特性 293
25.1.1使阻抗最小的最優(yōu)寬度 294
25.1.2最優(yōu)線寬的特性 296
25.2多層優(yōu)化 299
25.2.1第一種方案——等電流密度 300
25.2.2第二種方案——最小阻抗 303
25.3探討 305
25.3.1比較 305
25.3.2布通率 305
25.3.3忠實度 307
25.3.4臨界頻率 308
25.4小結(jié) 309
第26章 第5部分小結(jié) 310
第6部分 多電壓電源網(wǎng)絡(luò)系統(tǒng)
第27章 多片上電源系統(tǒng) 312
27.1多電源電壓IC312
27.1.1多電源電壓技術(shù) 313
27.1.2CVS314
27.1.3ECVS315
27.2多電源電壓IC的挑戰(zhàn) 316
27.2.1芯片面積 316
27.2.2功耗 316
27.2.3設(shè)計復(fù)雜度 317
27.2.4布局和布線 317
27.3有效電源電壓的最佳數(shù)目和量值 320
27.4小結(jié) 323
第28章 多供電電壓的片上配電網(wǎng)格 324
28.1背景 325
28.2仿真建立 326
28.3雙電壓雙地配電網(wǎng)格 327
28.4DSDG交叉指型網(wǎng)格 329
28.4.1I型DSDG交叉指型網(wǎng)格 329
28.4.2II型DSDG交叉指型網(wǎng)格 330
28.5DSDG配對網(wǎng)格 331
28.5.1I型DSDG配對網(wǎng)格 332
28.5.2II型DSDG配對網(wǎng)格 333
28.6仿真結(jié)果 335
28.6.1無去耦電容的交叉指型配電網(wǎng)格 340
28.6.2無去耦電容的配對配電網(wǎng)格 341
28.6.3具有去耦電容的配電網(wǎng)格 343
28.6.4電源噪聲隨電流負(fù)載開關(guān)頻率變化的關(guān)系 345
28.7設(shè)計意義 347
28.8小結(jié) 347
第29章 多電壓配電系統(tǒng)的去耦電容 349
29.1配電系統(tǒng)的阻抗 350
29.1.1配電系統(tǒng)的阻抗介紹 350
29.1.2并聯(lián)電容的反共振 352
29.1.3配電系統(tǒng)參數(shù)對阻抗的影響 353
29.2配電系統(tǒng)阻抗的實例研究 356
29.3配電系統(tǒng)的電壓傳輸函數(shù) 359
29.3.1配電系統(tǒng)的電壓傳輸函數(shù)介紹 359
29.3.2電壓傳輸函數(shù)隨配電系統(tǒng)參數(shù)變化的關(guān)系 360
29.4配電系統(tǒng)電壓響應(yīng)的實例研究 364
29.4.1電壓傳輸函數(shù)的無過沖值 364
29.4.2值和頻率范圍間的折衷 365
29.5小結(jié) 368
第30章 第6部分小結(jié)369
第7部分 綜述與附加材料
結(jié)束語371
附錄373
附錄A 交叉指型P/G網(wǎng)絡(luò)初始最佳寬度的估計 373
附錄B 多層交叉指型配電網(wǎng)絡(luò)的首要優(yōu)化方法 373
附錄C 多層交叉指型配電網(wǎng)絡(luò)的次要優(yōu)化方法 374
附錄D DSDG完全交叉指型配電網(wǎng)格的回路互感 374
附錄E DSDG偽交叉指型配電網(wǎng)格的回路互感 375
附錄F DSDG完全配對配電網(wǎng)格的回路互感 375
附錄G DSDG偽配對配電網(wǎng)格的回路互感 376
參考文獻(xiàn)378
2、 中壓配電網(wǎng)是指電壓為35KV、10KV、6KV、3KV的配電網(wǎng)。( )對還是錯
如果按現(xiàn)行等級來說是對的,但是要從答案上來講,感覺答3-35KV更準(zhǔn)確點(diǎn).因為現(xiàn)在許多地方在試運(yùn)行20KV配電網(wǎng)絡(luò)了.
求圖集16g362,1633254837@qq.com,謝謝
請查收吧
16-333、16-332、16-334、16-335在什么情況下使用
你好,看圖
格式:pdf
大?。?span id="zsfth87" class="single-tag-height">20KB
頁數(shù): 27頁
評分: 4.5
一、 電力系統(tǒng)介紹 1. 電力系統(tǒng)的構(gòu)成 2. 配電、用電 配電、低壓入戶是電力系統(tǒng)中直接與用戶相連并向用戶分配電能的環(huán)節(jié) 。配 電系統(tǒng)由配電變電所 (通常是將電網(wǎng)的輸電電壓降為配電電壓) 、配電線路(即1 千伏以上電壓)、配電變壓器、以及相應(yīng)的控制保護(hù)設(shè)備組成。 低壓入戶是由配電變壓器次級引出線到用戶入戶線之間的線路、 元件所組成 的系統(tǒng),又稱低壓配電網(wǎng)絡(luò)。 配電網(wǎng)絡(luò)是從變電站出線到配電變壓設(shè)備之間的網(wǎng)絡(luò)。電壓通常為 6~10 千伏,城市多使用 10 千伏配電。隨著城市負(fù)荷密度加大, 已開始采用 20 千伏 配電方案。 配電線路按結(jié)構(gòu)有架空線路和地下電纜。 農(nóng)村和中小城市可用架空線路, 大 城市(特別是市中心區(qū))、旅游區(qū)、居民小區(qū)等應(yīng)采用地下電纜。 二、 線路建設(shè) 1. 線路建設(shè)的目的 線路建設(shè)的目的就是將發(fā)電廠的電能通過架空或電纜線路、 變電站等組合的 系統(tǒng)傳遞給用電單位。 主
片上光網(wǎng)絡(luò)(Optical Network-on-Chip,簡稱ONoC)是一種針對MPSoC(多處理器系統(tǒng)芯片)的新型片上網(wǎng)絡(luò)。傳統(tǒng)的片上網(wǎng)絡(luò)利用電子信號來傳遞資料,因此稱為電子片上網(wǎng)絡(luò)(ENoC),其效能和和效率會受到芯片中金屬線遠(yuǎn)少于晶體管的數(shù)量差異所限制。在許多通訊領(lǐng)域中,光學(xué)通訊已成功的取代了電氣通訊。隨著光子學(xué)技術(shù)的進(jìn)展,在片上光網(wǎng)絡(luò)上已有許多相關(guān)的研究在進(jìn)行。
去耦:去除在器件切換時從高頻器件進(jìn)入到配電網(wǎng)絡(luò)中的RF能量。去耦電容還可以為器件供局部化的DC電壓源,它在減少跨板浪涌電流方面特別有用。
旁路:從元件或電纜中轉(zhuǎn)移出不想要的共模RF能量。這主要是通過產(chǎn)生AC旁路消除無意的能量進(jìn)入敏感的部分,另外還可以提供基帶濾波功能(帶寬受限)。
我們經(jīng)??梢钥吹?,在電源和地之間連接著去耦電容,它有三個方面的作用:一是作為本集成電路的蓄能電容;
二是濾除該器件產(chǎn)生的高頻噪聲,切斷其通過供電回路進(jìn)行傳播的通路;
三是防止電源攜帶的噪聲對電路構(gòu)成干擾。
在電子電路中,去耦電容和旁路電容都是起到抗干擾的作用,電容所處的位置不同,稱呼就不一樣了。對于同一個電路來說,旁路(bypass)電容是把輸入信號中的高頻噪聲作為濾除對象,把前級攜帶的高頻雜波濾除,而去耦(decoupling)電容也稱退耦電容,是把輸出信號的干擾作為濾除對象。
在直流電源回路中,負(fù)載的變化會引起電源噪聲。例如在數(shù)字電路中,當(dāng)電路從一個狀態(tài)轉(zhuǎn)換為另一種狀態(tài)時,就會在電源線上產(chǎn)生一個很大的尖峰電流,形成瞬變的噪聲電壓。配置去耦電容可以抑制因負(fù)載變化而產(chǎn)生的噪聲,是印制電路板的可靠性設(shè)計的一種常規(guī)做法,配置原則如下:
●電源輸入端跨接一個10~100uF的電解電容器,如果印制電路板的位置允許,采用100uF以上的電解電容器的抗干擾效果會更好。
●為每個集成電路芯片配置一個0.01uF的陶瓷電容器。如遇到印制電路板空間小而裝不下時,可每4~10個芯片配置一個1~10uF鉭電解電容器,這種器件的高頻阻抗特別小,在500kHz~20MHz范圍內(nèi)阻抗小于1Ω,而且漏電流很小(0.5uA以下)。
●對于噪聲能力弱、關(guān)斷時電流變化大的器件和ROM、RAM等存儲型器件,應(yīng)在芯片的電源線(Vcc)和地線(GND)間直接接入去耦電容。
●去耦電容的引線不能過長,特別是高頻旁路電容不能帶引線。
說到電容,各種各樣的叫法就會讓人頭暈?zāi)垦#月冯娙?,去耦電容,濾波電容等等,其實無論如何稱呼,它的原理都是一樣的,即利用對交流信號呈現(xiàn)低阻抗的特性,這一點(diǎn)可以通過電容的等效阻抗公式看出來:Xcap=1/2лfC,工作頻率越高,電容值越大則電容的阻抗越小.。在電路中,如果電容起的主要作用是給交流信號提供低阻抗的通路,就稱為旁路電容;如果主要是為了增加電源和地的交流耦合,減少交流信號對電源的影響,就可以稱為去耦電容;如果用于濾波電路中,那么又可以稱為濾波電容;除此以外,對于直流電壓,電容器還可作為電路儲能,利用沖放電起到電池的作用。而實際情況中,往往電容的作用是多方面的,我們大可不必花太多的心思考慮如何定義。本文里,我們統(tǒng)一把這些應(yīng)用于高速PCB設(shè)計中的電容都稱為旁路電容。
一般濾波是用兩個電容并聯(lián),一個大,一個小。如0.1UF 100PF 并聯(lián)。
這樣大的可以濾除低頻,而且還可以蓄容,是電壓紋波降低而小的電容濾除高頻。起旁路作用。因為電容的特性是通高頻,阻低頻。這樣組合比較好。一般在高頻地方,都接一個小電容,起旁路作用。
電容的本質(zhì)是通交流,隔直流,理論上說電源濾波用電容越大越好。但由于引線和PCB布線原因,實際上電容是電感和電容的并聯(lián)電路,(還有電容本身的電阻,有時也不可忽略)
這就引入了諧振頻率的概念:ω=1/(LC)1/2
在諧振頻率以下電容呈容性,諧振頻率以上電容呈感性。
因而一般大電容濾低頻波,小電容濾高頻波。
這也能解釋為什么同樣容值的STM封裝的電容濾波頻率比DIP封裝更高。
至于到底用多大的電容,這是一個參考,電容諧振頻率
電容值 DIP (MHz) STM (MHz)
1.0μF 2.5 5
0.1μF 8 16
0.01μF 25 50
1000pF 80 160
100 pF 250 500
10 pF 800 1.6(GHz)
不過僅僅是參考而已,用老工程師的話說——主要靠經(jīng)驗。
更可靠的做法是將一大一小兩個電容并聯(lián),一般要求相差兩個數(shù)量級以上,以獲得更大的濾波頻段。
旁路電容
旁路電容的主要功能是產(chǎn)生一個交流分路,從而消去進(jìn)入易感區(qū)的那些不需要的能量。旁路電容一般作為高頻旁路器件來減小對電源模塊的瞬態(tài)電流需求。通常鋁電解電容和鉭電容比較適合作旁路電容,其電容值取決于PCB板上的瞬態(tài)電流需求,一般在10至470μF范圍內(nèi)。若PCB板上有許多集成電路、高速開關(guān)電路和具有長引線的電源,則應(yīng)選擇大容量的電容。"
去耦電容
有源器件在開關(guān)時產(chǎn)生的高頻開關(guān)噪聲將沿著電源線傳播。去耦電容的主要功能就是提供一個局部的直流電源給有源器件,以減少開關(guān)噪聲在板上的傳播和將噪聲引導(dǎo)到地。實際上,旁路電容和去耦電容都應(yīng)該盡可能放在靠近電源輸入處以幫助濾除高頻噪聲。去耦電容的取值大約是旁路電容的1/100 到1/1000。為了得到更好的EMC特性,去耦電容還應(yīng)盡可能地靠近每個集成塊(IC),因為布線阻抗將減小去耦電容的效力。陶瓷電容常被用來去耦,其值決定于最快信號的上升時間和下降時間。例如,對一個 33MHz的時鐘信號,可使用4.7nF到100nF的電容;對一個100MHz時鐘信號,可使用10nF的電容。選擇去耦電容時,除了考慮電容值外,ESR值也會影響去耦能力。為了去耦,應(yīng)該選擇ESR值低于1歐姆的電容。
兩者的區(qū)別:
從電路來說,總是存在驅(qū)動的源和被驅(qū)動的負(fù)載。如果負(fù)載電容比較大,驅(qū)動電路要把電容充電、放電,才能完成信號的跳變,在上升沿比較陡峭的時候,電流比較大,這樣驅(qū)動的電流就會吸收很大的電源電流,由于電路中的電感,電阻(特別是芯片管腳上的電感,會產(chǎn)生反彈),這種電流相對于正常情況來說實際上就是一種噪聲,會影響前級的正常工作。這就是耦合。
去藕電容就是起到一個電池的作用,滿足驅(qū)動電路電流的變化,避免相互間的耦合干擾。
旁路電容實際也是去藕合的,只是旁路電容一般是指高頻旁路,也就是給高頻的開關(guān)噪聲提高一條低阻抗泄防途徑。高頻旁路電容一般比較小,根據(jù)諧振頻率一般是0.1u,0.01u等,而去耦合電容一般比較大,是10u或者更大,依據(jù)電路中分布參數(shù),以及驅(qū)動電流的變化大小來確定。
旁路是把輸入信號中的干擾作為濾除對象,而去耦是把輸出信號的干擾作為濾除對象,防止干擾信號返回電源。這應(yīng)該是他們的本質(zhì)區(qū)別。
支富bao狂發(fā)10億紅包!趕快來搶!紅包可在實體門店付款時抵扣,長按復(fù)制本消息,打開最新版支付寶就能領(lǐng)?。N靜輝壘捷憶M42難待
本文轉(zhuǎn)自網(wǎng)絡(luò),版權(quán)歸原作者,如果您覺得不好,請聯(lián)系我們刪除!
廣告
去耦電容主要是去除高頻如RF信號的干擾,干擾的進(jìn)入方式是通過電磁輻射。而實際上,芯片附近的電容還有蓄能的作用,這是第二位的。你可以把總電源看作密云水庫,我們大樓內(nèi)的家家戶戶都需要供水,這時候,水不是直接來自于水庫,那樣距離太遠(yuǎn)了,等水過來,我們已經(jīng)渴的不行了。
實際水是來自于大樓頂上的水塔,水塔其實是一個buffer的作用。如果微觀來看,高頻器件在工作的時候,其電流是不連續(xù)的,而且頻率很高,而器件VCC到總電源有一段距離,即便距離不長,在頻率很高的情況下,阻抗Z=i*wL+R,線路的電感影響也會非常大,會導(dǎo)致器件在需要電流的時候,不能被及時供給。
而去耦電容可以彌補(bǔ)此不足。這也是為什么很多電路板在高頻器件VCC管腳處放置小電容的原因之一(在vcc引腳上通常并聯(lián)一個去藕電容,這樣交流分量就從這個電容接地。)
有源器件在開關(guān)時產(chǎn)生的高頻開關(guān)噪聲將沿著電源線傳播。去耦電容的主要功能就是提供
一 個局部的直流電源給有源器件,以減少開關(guān)噪聲在板上的傳播和將噪聲引導(dǎo)到地
去耦電容在集成電路電源和地之間的有兩個作用:一方面是本集成電路的蓄能電容,另一方面旁路掉該器件的高頻噪聲。數(shù)字電路中典型的去耦電容值是0.1μF。這個電容的分布電感的典型值是5nH。0.1μF的去耦電容有5nH的分布電感,它的并行共振頻率大約在7MHz左右,計算方法為ω=根號下(1/LC) 也就是說,對于10MHz以下的噪聲有較好的去耦效果,對40MHz以上的噪聲幾乎不起作用。1μF、10μF的電容,并行共振頻率在2MHz以上,去除高頻噪聲的效果要好一些。每10片左右集成電路要加一片充放電電容,或1個蓄能電容,可選10μF左右。最好不用電解電容,電解電容是兩層薄膜卷起來的,這種卷起來的結(jié)構(gòu)在高頻時表現(xiàn)為電感。要使用鉭電容或聚碳酸酯電容。去耦電容的選用并不嚴(yán)格,可按C=1/F,即10MHz取0.1μF,100MHz取0.01μF。