數(shù)據(jù)轉(zhuǎn)換器圖片
書(shū)????名 | 數(shù)據(jù)轉(zhuǎn)換器 | 作????者 | [意] 佛朗哥·馬洛博蒂 |
---|---|---|---|
原作品 | Data Converters | 出版社 | 西安交通大學(xué)出版社 |
頁(yè)????數(shù) | 440 頁(yè) | 開(kāi)????本 | 16 開(kāi) |
裝????幀 | 平裝 | ISBN | 9787560536576 |
正文語(yǔ)種 | 中文 |
作者:(意大利)佛朗哥·馬洛博蒂(Franco Maloberti)
Dedication
Preface
1. BACKGROUND ELEMENTS
1.1 The Ideal Data Converter
1.2 Sampling
1.2.1 Undersampling
1.2.2 Sampling-time Jitter
1.3 Amplitude Quantization
1.3.1 Quantization Noise
1.3.2 Properties of the Quantization Noise
1.4 kT/C Noise
1.5 Discrete and Fast Fourier Transforms
1.5.1 Windowing
1.6 Coding Schemes
1.7 The D/A Converter
1.7.1 Ideal Reconstruction
1.7.2 Real Reconstruction
1.8 The Z-Transform
References2. DATA CONVERTERS SPECIFICATIONS
2.1 Type of Converter
2.2 Conditions of Operation
2.3 Converter Specifications
2.3.1 General Features
2.4 Static Specifications
2.5 Dynamic Specifications
2.6 Digital and Switching Specifications
References
3. NYQUIST-RATE D/A CONVERTERS
3.1 Introduction
3.1.1 DAC Applications
3.1.2 Voltage and Current References
3.2 Types of Converters
3.3 Resistor based Architectures
3.3.1 Resistive Divider
3.3.2 X-Y Selection
3.3.3 Settling of the Output Voltage
3.3.4 Segmented Architectures
3.3.5 Effect of the Mismatch
3.3.6 Trimming and Calibration
3.3.7 Digital Potentiometer
3.3.8 R-2R Resistor Ladder DAC
3.3.9 Deglitching
3.4 Capacitor Based Architectures
3.4.1 Capacitive Divider DAC
3.4.2 Capacitive MDAC
3.4.3 "Flip Around" MDAC
3.4.4 Hybrid Capacitive-Resistive DACS
3.5 Current Source based Architectures
3.5.1 Basic Operation
3.5.2 Unity Current Generator
3.5.3 Random Mismatch with Unary Selection
3.5.4 Current Sources Selection
3.5.5 Current Switching and Segmentation
3.5.6 Switching of Current Sources
3.6 Other Architectures
References
4. NYQUIST RATE A/D CONVERTERS
4.1 Introduction
4.2 Timing Accuracy
4.2.1 Metastability error
4.3 Full-Flash Converters
4.3.1 Reference Voltages
4.3.2 Offset of Comparators
4.3.3 Offset Auto-zeroing
4.3.4 Practical Limits
4.4 Sub-Ranging and Two-Step Converters
4.4.1 Accuracy Requirements
4.4.2 Two-step Converter as a Non-linear Process
4.5 Folding and Interpolation
4.5.1 Double Folding
4.5.2 Interpolation
4.5.3 Use of Interpolation in Flash Converters
4.5.4 Use of Interpolation in Folding Architectures
4.5.5 Interpolation for Improving Linearity
4.6 Time-Interleaved Converters
4.6.1 Accuracy requirements
4.7 Successive Approximation Converter
4.7.1 Errors and Error Correction
4.7.2 Charge Redistribution
4.8 Pipeline Converters
4.8.1 Accuracy Requirements
4.8.2 Digital Correction
4.8.3 Dynamic Performances
4.8.4 Sampled-data Residue Generator
4.9 Other Architectures
4.9.1 Cyclic (or Algorithmic) Converter
4.9.2 Integrating Converter
4.9.3 Voltage-to-Frequency Converter
References
5. CIRCUITS FOR DATA CONVERTERS
5.1 Sample-and-Hold
5.2 Diode Bridge S&H
5.2.1 Diode Bridge Imperfections
5.2.2 Improved Diode Bridge
5.3 Switched Emitter Follower
5.3.1 Circuit Implementation
5.3.2 Complementary Bipolar S&H
5.4 Features of S& Hs with BJT
5.5 CMOS Sample-and-Hold
5.5.1 Clock Feed-through
5.5.2 Clock Feed-through Compensation
5.5.3 Two-stages OTA as T&H
5.5.4 Use of the Virtual Ground in CMOS S&H
5.5.5 Noise Analysis
5.6 CMOS Switch with Low Voltage Supply
5.6.1 Switch Bootstrapping
5.7 Folding Amplifiers
5.7.1 Current-Folding
5.7.2 Voltage Folding
5.8 Voltage-to-Current Converter
5.9 Clock Generation
References
6. OVERSAMPLING AND LOW ORDER EA MODULATORS
6.1 Introduction
6.1.1 Delta and Sigma-Delta Modulation
6.2 Noise Shaping
6.3 First Order Modulator
6.3.1 Intuitive Views
6.3.2 Use of 1-bit Quantization
6.4 Second Order Modulator
6.5 Circuit Design Issues
6.5.1 Offset
6.5.2 Finite Op-Amp Gain
6.5.3 Finite Op-Amp Bandwidth
6.5.4 Finite Op-Amp Slew-Rate
6.5.5 ADC Non-ideal Operation
6.5.6 DAC Non-ideal Operation
6.6 Architectural Design Issues
6.6.1 Integrator Dynamic Range
6.6.2 Dynamic Ranges Optimization
6.6.3 Sampled-data Circuit Implementation
6.6.4 Noise Analysis
……
7. HIGH-ORDER, CT EA CONVERTERS AND EA DAC
8. DIGITAL ENHANCEMENT TECHNIQUES
9. TESTING OF D/A AND A/D CONVERTERS
數(shù)據(jù)轉(zhuǎn)換器內(nèi)容簡(jiǎn)介
在對(duì)必要的背景理論基礎(chǔ)進(jìn)行研究之后,《數(shù)據(jù)轉(zhuǎn)換器》涉及并提供了深入且全面的知識(shí)。每章中引導(dǎo)性資料以及眾多的實(shí)例加強(qiáng)了《數(shù)據(jù)轉(zhuǎn)換器》的廣度和深度,大多數(shù)實(shí)例是以行為仿真的形式給出的。這些例題和章末的習(xí)題有助于理解相關(guān)內(nèi)容,有利于使用某些工具進(jìn)行自我練習(xí),這些工具對(duì)培訓(xùn)和設(shè)計(jì)工作都是很有效的。
《數(shù)據(jù)轉(zhuǎn)換器》對(duì)工程技術(shù)人士也是一本必不可少的教科書(shū),因?yàn)樗鼜浹a(bǔ)了本專題的資料缺乏系統(tǒng)化、條理化的不足?!稊?shù)據(jù)轉(zhuǎn)換器(影印版)》設(shè)想讀者已具備模擬和數(shù)字電路的扎實(shí)基礎(chǔ);具有使用電路和行為分析的仿真工具的基礎(chǔ)。具有統(tǒng)計(jì)分析的基礎(chǔ)也是有用的,但不是絕對(duì)必要的。
什么叫AD轉(zhuǎn)換器,什么叫DA轉(zhuǎn)換器
AD,DA中的A指模擬信號(hào),D指數(shù)字信號(hào),ADC指模擬信號(hào)到數(shù)字信號(hào)轉(zhuǎn)換器,把電壓值電流值轉(zhuǎn)換成二進(jìn)制碼,DAC指數(shù)字信號(hào)到模擬信號(hào)轉(zhuǎn)換器,把二進(jìn)制碼轉(zhuǎn)換成電壓電流
大家都知道,從一個(gè)房間走到另一個(gè)房間,必然要經(jīng)過(guò)一扇門(mén)。同樣,從一個(gè)網(wǎng)絡(luò)向另一個(gè)網(wǎng)絡(luò)發(fā)送信息,也必須經(jīng)過(guò)一道“關(guān)口”,這道關(guān)口就是網(wǎng)關(guān)。顧名思義,網(wǎng)關(guān)(Gateway)就是一個(gè)網(wǎng)絡(luò)連接到另一個(gè)網(wǎng)絡(luò)的“...
視頻轉(zhuǎn)換器可以把不同格式的多個(gè)視頻文件合并成一個(gè)視頻,進(jìn)行轉(zhuǎn)換哦,實(shí)在是太適合編輯視頻方面的學(xué)習(xí)拉!
格式:pdf
大?。?span id="1n7fxnz" class="single-tag-height">904KB
頁(yè)數(shù): 5頁(yè)
評(píng)分: 4.8
感應(yīng)式數(shù)字水位傳感器是一種應(yīng)用于水利工程中水位檢測(cè)的產(chǎn)品,具有高可靠性及抗干擾性能。介紹了該傳感器原理和特點(diǎn),以及水情設(shè)備中普遍使用的Modbus-RTU協(xié)議,重點(diǎn)描述了針對(duì)該水位計(jì)開(kāi)發(fā)的數(shù)據(jù)轉(zhuǎn)換器的功能,及其軟硬件設(shè)計(jì)框架和看門(mén)狗、低功耗設(shè)計(jì)等,根據(jù)應(yīng)用實(shí)例和野外測(cè)試數(shù)據(jù),說(shuō)明系統(tǒng)可以在野外應(yīng)用。目前該系統(tǒng)已經(jīng)成功應(yīng)用在工程項(xiàng)目中,運(yùn)行可靠。
格式:pdf
大?。?span id="frjvpzt" class="single-tag-height">904KB
頁(yè)數(shù): 4頁(yè)
評(píng)分: 4.6
可編程邏輯控制(PLC)是一種基于計(jì)算機(jī)的緊湊的電子系統(tǒng),它使用數(shù)字或者模擬輸入/輸出模塊來(lái)控制機(jī)器、工藝和其他控制模塊。PLC能夠接收(輸入)和發(fā)送(輸出)各種不同類型的電氣和電子信號(hào),并利用它們來(lái)控
本書(shū)介紹了Δ∑模數(shù)及數(shù)模轉(zhuǎn)換器的原理,引入了計(jì)算機(jī)輔助分析和設(shè)計(jì)技術(shù)。由于Delta-Sigma數(shù)據(jù)轉(zhuǎn)換的原理有著廣泛的應(yīng)用范圍,不僅限于數(shù)據(jù)轉(zhuǎn)換器,所以本書(shū)涉及面廣,包括數(shù)字電話、數(shù)字音頻、無(wú)線及有線通信、醫(yī)療電子等中的Δ∑轉(zhuǎn)換器。作者強(qiáng)調(diào)實(shí)際操作而不是復(fù)雜的數(shù)學(xué)推導(dǎo),通過(guò)一階Δ∑調(diào)節(jié)器引出二階及高階調(diào)節(jié)器,同時(shí)討論了實(shí)現(xiàn)方法,給出了設(shè)計(jì)實(shí)例。本書(shū)從基本概念開(kāi)始,由淺入深地介紹了Delta-Sigma轉(zhuǎn)換器,并結(jié)合實(shí)例幫助讀者理解,因此適應(yīng)各個(gè)層次的研究者,既適合于Delta-Sigma數(shù)據(jù)轉(zhuǎn)換的初學(xué)者,同時(shí)適合高年級(jí)本科生和研究生。
數(shù)-模和模-數(shù)轉(zhuǎn)換器正文
電子系統(tǒng)中用來(lái)連接數(shù)字部件與模擬部件的信息轉(zhuǎn)換裝置。用以實(shí)現(xiàn)數(shù)字信號(hào)和模擬信號(hào)的相互轉(zhuǎn)換的裝置,統(tǒng)稱為數(shù)據(jù)轉(zhuǎn)換器。數(shù)-模轉(zhuǎn)換器簡(jiǎn)稱D/A,模-數(shù)轉(zhuǎn)換器簡(jiǎn)稱 A/D。數(shù)據(jù)轉(zhuǎn)換器用途很多。數(shù)字技術(shù)和微處理機(jī)在信息處理、測(cè)量、通信和自動(dòng)控制系統(tǒng)等領(lǐng)域里的廣泛應(yīng)用需要信息轉(zhuǎn)換技術(shù),于是數(shù)據(jù)轉(zhuǎn)換器成為電子系統(tǒng)的關(guān)鍵構(gòu)件之一。70年代初出現(xiàn)的集成化數(shù)據(jù)轉(zhuǎn)換器,大多是用混合和單片集成電路工藝實(shí)現(xiàn)的。
數(shù)字信息通常是用二進(jìn)制代碼表示;模擬信息通常是用電壓或者電流表示。在一些設(shè)計(jì)中,兩種信息之間的轉(zhuǎn)換具有線性關(guān)系。圖1是三位二進(jìn)制數(shù)-模和模-數(shù)轉(zhuǎn)換器的傳輸特性。它包含8個(gè)模擬電平量級(jí)與8個(gè)數(shù)碼一一對(duì)應(yīng)。而一個(gè)位二進(jìn)制代碼則對(duì)應(yīng) 2個(gè)模擬量級(jí)。在數(shù)-模轉(zhuǎn)換器中不能產(chǎn)生兩個(gè)量級(jí)之間的輸出電平;在模-數(shù)轉(zhuǎn)換器中,處于兩個(gè)量級(jí)之間的模擬輸入電平被轉(zhuǎn)換為相同的數(shù)碼。因而代碼的位數(shù)表征轉(zhuǎn)換器的分辨率,即信息轉(zhuǎn)換的精細(xì)程度。
數(shù)-模和模-數(shù)轉(zhuǎn)換器 這方面的轉(zhuǎn)換技術(shù)主要有 R-2R梯形電阻網(wǎng)絡(luò)方式與小數(shù)二進(jìn)制權(quán)電流方式兩種(圖2)。并行二進(jìn)制輸入數(shù)碼的每一位驅(qū)動(dòng)對(duì)應(yīng)的一個(gè)開(kāi)關(guān),使它接地或接輸出端,以產(chǎn)生相應(yīng)的輸出電流分量。權(quán)電流方式常用于雙極型轉(zhuǎn)換器。它允許直接輸出電流和采用電流型邏輯電路驅(qū)動(dòng)開(kāi)關(guān),以獲得高的響應(yīng)速度。R-2R網(wǎng)絡(luò)方式常用于CMOS轉(zhuǎn)換器。高分辨率轉(zhuǎn)換器常需要同時(shí)采用幾種技術(shù),以減小芯片的面積和保證有足夠的精度。
數(shù)-模和模-數(shù)轉(zhuǎn)換器 由于各位輸入數(shù)碼不能同時(shí)達(dá)到和結(jié)束,或者各個(gè)開(kāi)關(guān)本身的延遲時(shí)間不同,轉(zhuǎn)換過(guò)程通常伴隨著瞬態(tài)尖峰干擾,通常稱為"毛刺",須采用一些新的無(wú)"毛刺"轉(zhuǎn)換技術(shù)以滿足某些應(yīng)用場(chǎng)合的嚴(yán)格要求。
主要有積分式轉(zhuǎn)換、逐次逼近轉(zhuǎn)換和并行比較轉(zhuǎn)換三種。
① 積分式轉(zhuǎn)換器:由積分器、比較器、計(jì)數(shù)器、時(shí)鐘發(fā)生器和控制電路構(gòu)成。在幾種積分方法中常用雙斜率法。積分式轉(zhuǎn)換器具有高的分辨率和低的噪聲靈敏度,并且只占用較小的芯片面積。但轉(zhuǎn)換速度低,主要用于數(shù)字電壓表一類測(cè)量?jī)x器。
② 逐次逼近轉(zhuǎn)換器:由比較器、逐次逼近寄存器和數(shù)-模轉(zhuǎn)換器構(gòu)成。它對(duì)輸入量與數(shù)-模轉(zhuǎn)換器的輸出量進(jìn)行比較。后者按時(shí)鐘節(jié)拍從高位到低位逐次逼近,直至二者的差別小于最低位量值。逐次逼近轉(zhuǎn)換器有高的轉(zhuǎn)換精度和速度,主要用于數(shù)據(jù)采集和通信系統(tǒng)。
③ 并行轉(zhuǎn)換器:由比較器陣列組成(圖3)。位數(shù)碼需要用2個(gè)比較器。輸入信號(hào)同時(shí)送至所有的比較器輸入端。然而每個(gè)比較器的參考電平都不相同,分為2個(gè)量級(jí),由電阻串分壓器供給。輸入電壓值落入某個(gè)量級(jí)區(qū)間時(shí),此量級(jí)以下的比較器輸出邏輯"1"信號(hào),而其余的比較器則輸出邏輯"0"信號(hào)。比較器陣列的輸出經(jīng)過(guò)編碼電路轉(zhuǎn)換為標(biāo)準(zhǔn)二進(jìn)制代碼輸出。并行轉(zhuǎn)換器屬于大規(guī)模集成。例如,一個(gè)雙極型10位轉(zhuǎn)換器,它有1024個(gè)比較器,包含幾萬(wàn)個(gè)元件,占用芯片面積約1厘米。它具有極高的轉(zhuǎn)換速度,主要用于雷達(dá)、電視圖像和波形存儲(chǔ)等高速信息處理系統(tǒng)。
數(shù)-模和模-數(shù)轉(zhuǎn)換器
通過(guò)對(duì)停車場(chǎng)內(nèi)部各車位的停車狀態(tài)進(jìn)行檢測(cè),將停車狀態(tài)信息通過(guò)管理器上傳到數(shù)據(jù)轉(zhuǎn)換器,再由數(shù)據(jù)轉(zhuǎn)換器匯總到引導(dǎo)監(jiān)控系統(tǒng),分析處理停車狀態(tài)數(shù)據(jù),并在引導(dǎo)信息屏中(LED)發(fā)布空車位信息,引導(dǎo)司機(jī)迅速找到停車位,實(shí)現(xiàn)輕松停車。