數(shù)字集成電路電路、系統(tǒng)與設(shè)計(jì)（第二版）內(nèi)容簡介

本書由美國加州大學(xué)伯克利分校Jan M. Rabaey教授等人所著。全書共12章，分為三部分： 基本單元、電路設(shè)計(jì)和系統(tǒng)設(shè)計(jì)。本書在對(duì)MOS器件和連線的特性做了簡要的介紹之后，深入分析了數(shù)字設(shè)計(jì)的核心――反相器，并逐步將這些知識(shí)延伸到組合邏輯電路、時(shí)序邏輯電路、控制器、運(yùn)算電路以及存儲(chǔ)器這些復(fù)雜數(shù)字電路與系統(tǒng)的設(shè)計(jì)中。為了反映數(shù)字集成電路設(shè)計(jì)進(jìn)入深亞微米領(lǐng)域后正在發(fā)生的深刻變化，本書以CMOS工藝的實(shí)際電路為例，討論了深亞微米器件效應(yīng)、電路*優(yōu)化、互連線建模和優(yōu)化、信號(hào)完整性、時(shí)序分析、時(shí)鐘分配、高性能和低功耗設(shè)計(jì)、設(shè)計(jì)驗(yàn)證、芯片測(cè)試和可測(cè)性設(shè)計(jì)等主題，著重探討了深亞微米數(shù)字集成電路設(shè)計(jì)所面臨的挑戰(zhàn)和啟示。

第一部分 基 本 單 元

第1章 引論

1．1 歷史回顧

1．2 數(shù)字集成電路設(shè)計(jì)中的問題

1．3 數(shù)字設(shè)計(jì)的質(zhì)量評(píng)價(jià)

1．3．1 集成電路的成本

1．3．2 功能性和穩(wěn)定性

1．3．3 性能

1．3．4 功耗和能耗

1．4 小結(jié)

1．5 進(jìn)一步探討

期刊和會(huì)議論文集

參考書目

參考文獻(xiàn)

習(xí)題

第2章 制造工藝

2．1 引言

2．2 CMOS集成電路的制造

2．2．1 硅圓片

2．2．3 一些重復(fù)進(jìn)行的工藝步驟

2．2．4 簡化的CMOS工藝流程

2．3 設(shè)計(jì)規(guī)則――設(shè)計(jì)者和工藝工程師之間的橋梁

2．4 集成電路封裝

2．4．1 封裝材料

2．4．2 互連層

2．4．3 封裝中的熱學(xué)問題

2．5 綜述： 工藝技術(shù)的發(fā)展趨勢(shì)

2．5．1 近期進(jìn)展

2．5．2 遠(yuǎn)期展望

2．6 小結(jié)

2．7 進(jìn)一步探討

參考文獻(xiàn)

設(shè)計(jì)方法插入說明A――IC版圖

參考文獻(xiàn)

第3章 器件

3．1 引言

3．2 二極管

3．2．1 二極管簡介――耗盡區(qū)

3．2．2 靜態(tài)特性

3．2．3 動(dòng)態(tài)或瞬態(tài)特性

3．2．4 實(shí)際的二極管――二次效應(yīng)

3．2．5 二極管SPICE模型

3．3 MOS（FET）晶體管

3．3．1 MOS晶體管簡介

3．3．2 靜態(tài)情況下的MOS晶體管

3．3．3 實(shí)際的MOS晶體管――一些二階效應(yīng)

3．3．4 MOS管的SPICE模型

3．4 關(guān)于工藝偏差

3．5 綜述： 工藝尺寸縮小

3．6 小結(jié)

3．7 進(jìn)一步探討

參考文獻(xiàn)

習(xí)題

設(shè)計(jì)方法插入說明B――電路模擬

進(jìn)一步探討

參考文獻(xiàn)

第4章 導(dǎo)線

4．1 引言

4．2 簡介

4．3 互連參數(shù)――電容、電阻和電感

4．3．1 電容

4．3．2 電阻

4．3．3 電感

4．4 導(dǎo)線模型

4．4．1 理想導(dǎo)線

4．4．2 集總模型（Lumped Model）

4．4．3 集總RC模型

4．4．4 分布rc線

4．4．5 傳輸線

4．5 導(dǎo)線的SPICE模型

4．5．1 分布rc線的SPICE模型

4．5．2 傳輸線的SPICE模型

4．5．3 綜述： 展望未來

4．6 小結(jié)

4．7 進(jìn)一步探討

參考文獻(xiàn)

第二部分 電 路 設(shè) 計(jì)

第5章 CMOS反相器

5．1 引言

5．2 靜態(tài)CMOS反相器――直觀綜述

5．3 CMOS反相器穩(wěn)定性的評(píng)估――靜態(tài)特性

5．3．1 開關(guān)閾值

5．3．2 噪聲容限

5．3．3 再談穩(wěn)定性

5．4 CMOS反相器的性能： 動(dòng)態(tài)特性

5．4．1 計(jì)算電容值

5．4．2 傳播延時(shí)： 一階分析

5．4．3 從設(shè)計(jì)角度考慮傳播延時(shí)

5．5 功耗、能量和能量延時(shí)

5．5．1 動(dòng)態(tài)功耗

5．5．2 靜態(tài)功耗

5．5．3 綜合考慮

5．5．4 利用SPICE分析功耗

5．6 綜述： 工藝尺寸縮小及其對(duì)反相器衡量指標(biāo)的影響

5．7 小結(jié)

5．8 進(jìn)一步探討

參考文獻(xiàn)

習(xí)題

第6章 CMOS組合邏輯門的設(shè)計(jì)

6．1 引言

6．2 靜態(tài)CMOS設(shè)計(jì)

6．2．1 互補(bǔ)CMOS

6．2．2 有比邏輯

6．2．3 傳輸管邏輯

6．3 動(dòng)態(tài)CMOS設(shè)計(jì)

6．3．1 動(dòng)態(tài)邏輯： 基本原理

6．3．2 動(dòng)態(tài)邏輯的速度和功耗

6．3．3 動(dòng)態(tài)設(shè)計(jì)中的信號(hào)完整性問題

6．3．4 串聯(lián)動(dòng)態(tài)門

6．4 設(shè)計(jì)綜述

6．4．1 如何選擇邏輯類型

6．4．2 低電源電壓的邏輯設(shè)計(jì)

6．5 小結(jié)

6．6 進(jìn)一步探討

參考文獻(xiàn)

習(xí)題

設(shè)計(jì)方法插入說明C――如何模擬復(fù)雜的邏輯電路

參考文獻(xiàn)

設(shè)計(jì)方法插入說明D――復(fù)合門的版圖技術(shù)

進(jìn)一步探討

第7章 時(shí)序邏輯電路設(shè)計(jì)

7．1 引言

7．1．1 時(shí)序電路的時(shí)間參數(shù)

7．1．2 存儲(chǔ)單元的分類

7．2 靜態(tài)鎖存器和寄存器

7．2．1 雙穩(wěn)態(tài)原理

7．2．2 多路開關(guān)型鎖存器

7．2．3 主從邊沿觸發(fā)寄存器

7．2．4 低電壓靜態(tài)鎖存器

7．2．5 靜態(tài)SR觸發(fā)器――用強(qiáng)信號(hào)直接寫數(shù)據(jù)

7．3 動(dòng)態(tài)鎖存器和寄存器

7．3．1 動(dòng)態(tài)傳輸門邊沿觸發(fā)寄存器

7．3．2 C2MOS――一種對(duì)時(shí)鐘偏差不敏感的方法

7．3．3 真單相鐘控寄存器（TSPCR）

7．4 其他寄存器類型*

7．4．1 脈沖寄存器

7．4．2 靈敏放大器型寄存器

7．5 流水線： 優(yōu)化時(shí)序電路的一種方法

7．5．1 鎖存型流水線與寄存型流水線

7．5．2 NORA"para" label-module="para">

7．6 非雙穩(wěn)時(shí)序電路

7．6．1 施密特觸發(fā)器

7．6．2 單穩(wěn)時(shí)序電路

7．6．3 不穩(wěn)電路

7．7 綜述： 時(shí)鐘策略的選擇

7．8 小結(jié)

7．9 進(jìn)一步探討

參考文獻(xiàn)

第三部分 系 統(tǒng) 設(shè) 計(jì)

第8章 數(shù)字集成電路的實(shí)現(xiàn)策略

8．1 引言

8．2 從定制到半定制以及結(jié)構(gòu)化陣列的設(shè)計(jì)方法

8．3 定制電路設(shè)計(jì)

8．4 以單元為基礎(chǔ)的設(shè)計(jì)方法

8．4．1 標(biāo)準(zhǔn)單元

8．4．2 編譯單元

8．4．3 宏單元、巨單元和專利模塊

8．4．4 半定制設(shè)計(jì)流程

8．5 以陣列為基礎(chǔ)的實(shí)現(xiàn)方法

8．5．1 預(yù)擴(kuò)散（或掩模編程）陣列

8．5．2 預(yù)布線陣列

8．6 綜述： 未來的實(shí)現(xiàn)平臺(tái)

8．7 小結(jié)

8．8 進(jìn)一步探討

參考文獻(xiàn)

習(xí)題

設(shè)計(jì)方法插入說明E――邏輯單元和時(shí)序單元的特性描述

參考文獻(xiàn)

設(shè)計(jì)方法插入說明F――設(shè)計(jì)綜合

進(jìn)一步探討

參考文獻(xiàn)

第9章 互連問題

9．1 引言

9．2 電容寄生效應(yīng)

9．2．1 電容和可靠性――串?dāng)_

9．2．2 電容和CMOS電路性能

9．3 電阻寄生效應(yīng)

9．3．1 電阻與可靠性――歐姆電壓降

9．3．2 電遷移

9．3．3 電阻和性能――RC延時(shí)

9．4 電感寄生效應(yīng)*

9．4．1 電感和可靠性――Ldidt電壓降

9．4．2 電感和性能――傳輸線效應(yīng)

9．5 高級(jí)互連技術(shù)

9．5．1 降擺幅電路

9．5．2 電流型傳輸技術(shù)

9．6 綜述： 片上網(wǎng)絡(luò)

9．7 小結(jié)

9．8 進(jìn)一步探討

參考文獻(xiàn)

習(xí)題

第10章 數(shù)字電路中的時(shí)序問題

10．1 引言

10．2 數(shù)字系統(tǒng)的時(shí)序分類

10．2．1 同步互連

10．2．2 中等同步互連

10．2．3 近似同步互連

10．2．4 異步互連

10．3 同步設(shè)計(jì)――一個(gè)深入的考察

10．3．1 同步時(shí)序原理

10．3．2 偏差和抖動(dòng)的來源

10．3．3 時(shí)鐘分布技術(shù)

10．3．4 鎖存式時(shí)鐘控制*

10．4 自定時(shí)電路設(shè)計(jì)*

10．4．1 自定時(shí)邏輯――一種異步技術(shù)

10．4．2 完成信號(hào)的產(chǎn)生

10．4．3 自定時(shí)的信號(hào)發(fā)送

10．4．4 自定時(shí)邏輯的實(shí)例

10．5 同步器和判斷器*

10．5．1 同步器――概念與實(shí)現(xiàn)

10．5．2 判斷器

10．6 采用鎖相環(huán)進(jìn)行時(shí)鐘綜合和同步*

10．6．1 基本概念

10．6．2 PLL的組成功能塊

10．7 綜述： 未來方向和展望

10．7．1 采用延時(shí)鎖定環(huán)（DLL）分布時(shí)鐘

10．7．2 光時(shí)鐘分布

10．7．3 同步與非同步設(shè)計(jì)

10．8 小結(jié)

10．9 進(jìn)一步探討

參考文獻(xiàn)

習(xí)題

設(shè)計(jì)方法插入說明G――設(shè)計(jì)驗(yàn)證

參考文獻(xiàn)

第11章 設(shè)計(jì)運(yùn)算功能塊

11．1 引言

11．2 數(shù)字處理器結(jié)構(gòu)中的數(shù)據(jù)通路

11．3 加法器

11．3．1 二進(jìn)制加法器： 定義

11．3．2 全加器： 電路設(shè)計(jì)考慮

11．3．3 二進(jìn)制加法器： 邏輯設(shè)計(jì)考慮

11．4 乘法器

11．4．1 乘法器： 定義

11．4．2 部分積的產(chǎn)生

11．4．3 部分積的累加

11．4．4 最終相加

11．4．5 乘法器小結(jié)

11．5 移位器

11．5．1 桶形移位器

11．5．2 對(duì)數(shù)移位器

11．6 其他運(yùn)算器

11．7 數(shù)據(jù)通路結(jié)構(gòu)中對(duì)功耗和速度的綜合考慮*

11．7．1 在設(shè)計(jì)時(shí)間可采用的降低功耗技術(shù)

11．7．2 運(yùn)行時(shí)間的功耗管理

11．7．3 降低待機(jī)（或休眠）模式中的功耗

11．8 綜述： 設(shè)計(jì)中的綜合考慮

11．9 小結(jié)

11．10 進(jìn)一步探討

參考文獻(xiàn)

習(xí)題

第12章 存儲(chǔ)器和陣列結(jié)構(gòu)設(shè)計(jì)

12．1 引言

12．1．1 存儲(chǔ)器分類

12．1．2 存儲(chǔ)器總體結(jié)構(gòu)和單元模塊

12．2 存儲(chǔ)器內(nèi)核

12．2．1 只讀存儲(chǔ)器

12．2．2 非易失性讀寫存儲(chǔ)器

12．2．3 讀寫存儲(chǔ)器（RAM）

12．2．4 按內(nèi)容尋址或相聯(lián)存儲(chǔ)器（CAM）

12．3 存儲(chǔ)器外圍電路*

12．3．1 地址譯碼器

12．3．2 靈敏放大器

12．3．3 參考電壓

12．3．4 驅(qū)動(dòng)器/緩沖器

12．3．5 時(shí)序和控制

12．4 存儲(chǔ)器的可靠性及成品率*

12．4．1 信噪比

12．4．2 存儲(chǔ)器成品率

12．5 存儲(chǔ)器中的功耗*

12．5．1 存儲(chǔ)器中功耗的來源

12．5．2 存儲(chǔ)器的分割

12．5．3 降低工作功耗

12．5．4 降低數(shù)據(jù)維持功耗

12．5．5 小結(jié)

12．6 存儲(chǔ)器設(shè)計(jì)的實(shí)例研究

12．6．1 可編程邏輯陣列

12．6．2 4 Mb SRAM

12．6．3 1 Gb NAND Flash存儲(chǔ)器

12．7 綜述： 半導(dǎo)體存儲(chǔ)器的發(fā)展趨勢(shì)與進(jìn)展

12．8 小結(jié)

12．9 進(jìn)一步探討

參考文獻(xiàn)

習(xí)題

設(shè)計(jì)方法插入說明H――制造電路的驗(yàn)證和測(cè)試

H．3．1 可測(cè)性設(shè)計(jì)中的問題

H．3．2 專門測(cè)試

H．3．3 掃描測(cè)試

H．3．4 邊界掃描設(shè)計(jì)

H．3．5 內(nèi)建自測(cè)試

H．4．1 故障模型

H．4．2 測(cè)試圖形的自動(dòng)生成

H．4．3 故障模擬

參考文獻(xiàn)

思考題答案2100433B

《數(shù)字集成電路:電路、系統(tǒng)與設(shè)計(jì)》：自《數(shù)字集成電路:電路、系統(tǒng)與設(shè)計(jì)(第2版)》第一版于1996年出版以來，CMOS制造工藝?yán)^續(xù)以驚人的速度向前推進(jìn)，工藝特征尺寸越來越小，而電路也變得越來越復(fù)雜，這對(duì)設(shè)計(jì)者的設(shè)計(jì)技術(shù)提出了新的挑戰(zhàn)。器件在進(jìn)入深亞微米范圍后有了很大的不同，從而帶來了許多影響數(shù)字集成電路的成本、性能、功耗和可靠性的新問題。《數(shù)字集成電路:電路、系統(tǒng)與設(shè)計(jì)(第2版)》第二版反映了進(jìn)入深亞微米范圍后所引起的數(shù)字集成電路領(lǐng)域的深刻變化和新進(jìn)展，特別是深亞微米晶體管效應(yīng)、互連、信號(hào)完整性、高性能與低功耗設(shè)計(jì)、時(shí)序及時(shí)鐘分布等，起著越來越重要的作用。與第一版相比，這個(gè)版本更全面集中地介紹了CMOS集成電路。

《數(shù)字集成電路:電路、系統(tǒng)與設(shè)計(jì)》是美國加州大學(xué)伯克利分校經(jīng)典教材?！稊?shù)字集成電路:電路、系統(tǒng)與設(shè)計(jì)(第2版)》分三部分：基本單元、電路設(shè)計(jì)和系統(tǒng)設(shè)計(jì)。在對(duì)MOS器件和連線的特性做了簡要介紹之后，深入分析了反相器，并逐步將這些知識(shí)延伸到組合邏輯電路、時(shí)序邏輯電路、控制器、運(yùn)算電路及存儲(chǔ)器這些復(fù)雜數(shù)字電路與系統(tǒng)的設(shè)計(jì)中。《數(shù)字集成電路:電路、系統(tǒng)與設(shè)計(jì)(第2版)》以0.25微米CMOS工藝的實(shí)際電路為例，討論了深亞微米器件效應(yīng)、電路最優(yōu)化、互連線建模和優(yōu)化、信號(hào)完整性、時(shí)序分析、時(shí)鐘分配、高性能和低功耗設(shè)計(jì)、設(shè)計(jì)驗(yàn)證、芯片測(cè)試和可測(cè)性設(shè)計(jì)等主題，著重探討了深亞微米數(shù)字集成電路設(shè)計(jì)面臨的挑戰(zhàn)和啟示。

《數(shù)字集成電路:電路、系統(tǒng)與設(shè)計(jì)》可作為高等院校電子科學(xué)與技術(shù)、電子與信息工程、計(jì)算機(jī)科學(xué)與技術(shù)等專業(yè)高年級(jí)本科生和研究生有關(guān)數(shù)字集成電路設(shè)計(jì)方面課程的教科書，也可作為從事這一領(lǐng)域的工程技術(shù)人員的參考書。

自從美國加州大學(xué)伯克利分校的Jan M. Rabaey教授所著的《數(shù)字集成電路——電路、系統(tǒng)與設(shè)計(jì)》一書的第一版于1996年出版以來，一直深受國內(nèi)外廣大讀者（包括本科生、研究生、教師和工程技術(shù)人員）的歡迎。然而自那時(shí)侯起，CMOS的制造工藝?yán)^續(xù)以驚人的步伐前進(jìn)，目前已經(jīng)達(dá)到了前所未有的深亞微米的精度。進(jìn)入到深亞微米范圍后，器件特性的變化引起了一系列的問題，它影響到數(shù)字集成電路的可靠性、成本、性能以及功耗。對(duì)這些問題的深入討論是本書第二版（以0.25微米的CMOS工藝作為討論的基礎(chǔ)）與第一版（以1.2微米工藝作為討論的基礎(chǔ)）之間的主要區(qū)別?？紤]到MOS電路現(xiàn)已占有99%的數(shù)字集成電路市場份額，第二版刪去了第一版中有關(guān)雙極型和GaAs的內(nèi)容，從而完全集中在CMOS集成電路上。

第二版保留了第一版的寫作基本精神和編寫目的——在數(shù)字設(shè)計(jì)中建立起電路和系統(tǒng)之間的橋梁。不同于其他有關(guān)數(shù)字集成電路設(shè)計(jì)的教科書，本書不是孤立地介紹“數(shù)字電路”、“數(shù)字系統(tǒng)”和“設(shè)計(jì)方法”，而是把這三者有機(jī)地結(jié)合起來。全書共12章，分為三部分：基本單元、電路設(shè)計(jì)、系統(tǒng)設(shè)計(jì)。在對(duì)MOS器件和連線的特性做了簡要的介紹之后，深入分析了數(shù)字設(shè)計(jì)的核心——反相器，并逐步將這些知識(shí)延伸到組合邏輯電路、時(shí)序邏輯電路（鎖存器與寄存器）、控制器、運(yùn)算電路（加法器、乘法器）以及存儲(chǔ)器這些復(fù)雜數(shù)字電路單元的設(shè)計(jì)。為了反映數(shù)字集成電路設(shè)計(jì)進(jìn)入深亞微米領(lǐng)域后正在發(fā)生的深刻變化，第二版增加了許多新的內(nèi)容，包括深亞微米器件效應(yīng)、電路最優(yōu)化、互連線建模和優(yōu)化、信號(hào)完整性、時(shí)序分析、時(shí)鐘分配、高性能和低功耗設(shè)計(jì)、設(shè)計(jì)驗(yàn)證、對(duì)實(shí)際制造芯片的確認(rèn)和測(cè)試。在闡述所有這些內(nèi)容時(shí)都列舉了現(xiàn)今最先進(jìn)的設(shè)計(jì)例子，以著重說明深亞微米數(shù)字集成電路設(shè)計(jì)面臨的挑戰(zhàn)和啟示。本書特別把設(shè)計(jì)方法學(xué)單獨(dú)列出并分插在有關(guān)的各章之后，以強(qiáng)調(diào)復(fù)雜電路設(shè)計(jì)者共同面臨的感興趣的問題，即起決定作用的設(shè)計(jì)參數(shù)是什么，設(shè)計(jì)的哪些部分需要著重考慮而哪些部分又可以忽略，此外還強(qiáng)調(diào)了在進(jìn)行數(shù)字電路設(shè)計(jì)時(shí)一定要同時(shí)注意電路和系統(tǒng)兩方面的問題。每章后面都對(duì)未來的發(fā)展趨勢(shì)給出了綜述和展望。通過這一獨(dú)特的介紹分析技術(shù)和綜合技術(shù)的方法，第二版最有效地為讀者帶來了處理復(fù)雜問題所需要的基本知識(shí)和設(shè)計(jì)技能。

本書可作為高等院校電子科學(xué)與技術(shù)（包括微電子與光電子）、電子與信息工程、計(jì)算機(jī)科學(xué)與技術(shù)、自動(dòng)化等專業(yè)高年級(jí)本科生和研究生有關(guān)數(shù)字集成電路設(shè)計(jì)方面課程的教科書。由于涉及面廣并且增加了當(dāng)前最先進(jìn)的內(nèi)容，也使這本教材成為對(duì)這一領(lǐng)域的工程技術(shù)人員非常有用的參考書。

本書在翻譯過程中得到了電子工業(yè)出版社的大力支持，得到了清華大學(xué)微電子學(xué)研究所領(lǐng)導(dǎo)和多位教師的關(guān)心，特別是得到了朱鈞教授、賀祥慶教授、吳行軍副教授、李樹國副教授以及海燕、韋瑩、錢欣、郝效孟、陸自強(qiáng)、郭磊等多位老師的幫助與指正。我的博士研究生戴宏宇、張盛、王乃龍、楊騫、肖勇、張建良以及博士研究生董良等在完成譯稿過程中給予了我很大的支持。我的妻子金申美和女兒周曄不僅幫助翻譯修改了部分章節(jié)，而且完成了全部的文字輸入和文稿整理。在此一并深表謝意。

最后，本書雖經(jīng)仔細(xì)校對(duì)，但由于譯者水平有限，文中定會(huì)有不當(dāng)或欠妥之處，望讀者批評(píng)指正。2100433B