書????名 | 數(shù)字邏輯電路 | 作????者 | 張文超 |
---|---|---|---|
出版社 | 電子工業(yè)出版社 | 出版時(shí)間 | 2013年10月01日 |
ISBN | 9787121204906 |
本書是根據(jù)教育部最新制定的電子技術(shù)基礎(chǔ)課程教學(xué)基本要求,并結(jié)合作者多年來的理論及實(shí)驗(yàn)教學(xué)經(jīng)驗(yàn)以及科研應(yīng)用體會(huì)編寫的專業(yè)技術(shù)基礎(chǔ)課教材。全書共分10章,主要內(nèi)容包括:數(shù)字和邏輯基礎(chǔ)、門電路、組合邏輯電路、觸發(fā)器、時(shí)序邏輯電路、脈沖波形的產(chǎn)生與整形、數(shù)模轉(zhuǎn)換和模數(shù)轉(zhuǎn)換電路、半導(dǎo)體存儲(chǔ)器、可編程邏輯器件簡介、數(shù)字邏輯電路簡單應(yīng)用與知識(shí)擴(kuò)展。本書提供配套多媒體電子課件和習(xí)題解答。
圖書目錄
第1章 數(shù)字和邏輯基礎(chǔ) 1
1.1 數(shù)字邏輯電路概述 1
1.1.1 模擬信號(hào)與數(shù)字信號(hào) 1
1.1.2 模擬電路與數(shù)字電路 1
1.1.3 數(shù)字信號(hào)參數(shù) 2
1.1.4 數(shù)字電路的基本功能及其應(yīng)用 3
1.2 數(shù)制、數(shù)制轉(zhuǎn)換和算術(shù)運(yùn)算簡介 5
1.2.1 十進(jìn)制數(shù) 5
1.2.2 二進(jìn)制數(shù)、八進(jìn)制數(shù)和
十六進(jìn)制數(shù) 5
1.2.3 不同進(jìn)制數(shù)間相互轉(zhuǎn)換 7
1.2.4 符號(hào)數(shù)的表示方法 9
1.2.5 多位二進(jìn)制數(shù)的運(yùn)算 11
1.3 常用碼制 13
1.3.1 數(shù)字編碼 13
1.3.2 可靠性編碼 14
1.3.3 信息交換代碼 16
1.4 邏輯代數(shù)基礎(chǔ) 17
1.4.1 基本邏輯運(yùn)算和復(fù)合邏輯運(yùn)算 17
1.4.2 基本公式和常用公式 20
1.4.3 基本規(guī)則 21
1.5 邏輯函數(shù)的幾種常用描述方法及
相互間的轉(zhuǎn)換 22
1.5.1 邏輯函數(shù)的幾種常用描述方法 23
1.5.2 不同描述方法之間的轉(zhuǎn)換 24
1.5.3 邏輯函數(shù)的建立及其描述 26
1.6 邏輯函數(shù)的化簡 26
1.6.1 邏輯函數(shù)的最簡形式和最簡標(biāo)準(zhǔn) 27
1.6.2 邏輯函數(shù)的公式化簡法 27
1.6.3 邏輯函數(shù)的兩種標(biāo)準(zhǔn)形式 29
1.6.4 邏輯函數(shù)的卡諾圖化簡法 31
1.6.5 具有無關(guān)項(xiàng)的邏輯函數(shù)的化簡
法 35
1.6.6 多輸出變量的卡諾圖化簡法 37
習(xí)題 38
第2章 門電路 41
2.1 引言與概述 41
2.1.1 引言 41
2.1.2 概述 43
2.2 半導(dǎo)體二極管的開關(guān)特性 44
2.3 半導(dǎo)體三極管的開關(guān)特性 46
2.3.1 雙極型三極管的結(jié)構(gòu) 47
2.3.2 雙極型三極管的輸入特性和輸出
特性 47
2.3.3 雙極型三極管的開關(guān)等效電路 48
2.3.4 簡單雙極型三極管開關(guān)電路 49
2.3.5 雙極型三極管的動(dòng)態(tài)開關(guān)特性 49
2.4 場效應(yīng)管(MOS管)的開關(guān)特性 50
2.4.1 MOS管的結(jié)構(gòu) 50
2.4.2 MOS管的輸入特性和輸出特性 51
2.4.3 MOS管的開關(guān)等效電路 52
2.4.4 MOS管的基本開關(guān)電路 52
2.4.5 MOS管的4種類型 53
2.5 最簡單的與、或、非門電路 54
2.5.1 二極管與門 54
2.5.2 二極管或門 55
2.5.3 三極管非門 56
2.6 TTL集成門電路 56
2.6.1 TTL反相器的電路結(jié)構(gòu)和工作
原理 56
2.6.2 TTL反相器的靜態(tài)輸入特性
和輸出特性 58
2.6.3 TTL反相器的動(dòng)態(tài)特性 62
2.6.4 其他類型的TTL門電路 65
2.6.5 TTL電路的改進(jìn)系列簡介 72
2.7 其他類型的雙極型數(shù)字集成電路簡介 72
2.7.1 ECL電路 72
2.7.2 I2L電路 73
2.8 CMOS門電路 75
2.8.1 CMOS反相器的工作原理 75
2.8.2 CMOS反相器的靜態(tài)輸入特性
和輸出特性 77
2.8.3 CMOS反相器的動(dòng)態(tài)特性 79
2.8.4 其他類型的CMOS門電路 82
2.8.5 改進(jìn)的CMOS門電路 88
2.8.6 CMOS電路的正確使用 89
2.9 其他類型的MOS集成電路 90
習(xí)題 91
第3章 組合邏輯電路 96
3.1 概述 96
3.2 組合邏輯電路的分析與設(shè)計(jì) 97
3.2.1 組合邏輯電路的分析 97
3.2.2 組合邏輯電路的設(shè)計(jì) 98
3.3 常用中規(guī)模集成組合邏輯電路 101
3.3.1 編碼器 101
3.3.2 譯碼器 106
3.3.3 數(shù)據(jù)選擇器 116
3.3.4 數(shù)據(jù)分配器 120
3.3.5 數(shù)值比較器 121
3.3.6 加法器 125
3.4 組合邏輯電路的競爭冒險(xiǎn)現(xiàn)象 132
3.4.1 競爭冒險(xiǎn)的概念與原因分析 132
3.4.2 冒險(xiǎn)現(xiàn)象的判別方法 133
3.4.3 冒險(xiǎn)現(xiàn)象的消除方法 134
習(xí)題 136
第4章 觸發(fā)器 139
4.1 概述 139
4.2 基本RS觸發(fā)器 139
4.2.1 用與非門組成的基本RS觸發(fā)器 139
4.2.2 用或非門組成的基本RS觸發(fā)器 143
4.3 同步觸發(fā)器 144
4.3.1 同步RS觸發(fā)器 144
4.3.2 同步D觸發(fā)器 146
4.4 邊沿觸發(fā)器 147
4.4.1 邊沿D觸發(fā)器 147
4.4.2 邊沿JK觸發(fā)器 148
4.5 觸發(fā)器的功能分類、功能表示方法
及轉(zhuǎn)換 148
4.6 觸發(fā)器的電氣特性 151
4.6.1 靜態(tài)特性 151
4.6.2 動(dòng)態(tài)特性 151
4.7 本章小結(jié) 152
習(xí)題 152
第5章 時(shí)序邏輯電路 156
5.1 概述 156
5.1.1 時(shí)序邏輯電路的組成 156
5.1.2 時(shí)序邏輯電路的分類 156
5.1.3 時(shí)序邏輯電路功能的描述方法 156
5.2 時(shí)序邏輯電路的分析 157
5.2.1 時(shí)序邏輯電路的分析方法 157
5.2.2 同步時(shí)序邏輯電路的分析舉例 157
5.2.3 異步時(shí)序邏輯電路的分析舉例 158
5.3 寄存器 159
5.3.1 數(shù)碼寄存器 159
5.3.2 移位寄存器 160
5.4 計(jì)數(shù)器 161
5.4.1 二進(jìn)制計(jì)數(shù)器 162
5.4.2 十進(jìn)制計(jì)數(shù)器 163
5.4.3 任意進(jìn)制計(jì)數(shù)器 164
5.5 序列信號(hào)的產(chǎn)生與檢測 165
5.5.1 序列信號(hào)發(fā)生器 165
5.5.2 序列信號(hào)檢測器 165
5.6 順序脈沖發(fā)生器 166
5.6.1 計(jì)數(shù)型順序脈沖發(fā)生器 166
5.6.2 移位型順序脈沖發(fā)生器 167
5.7 1bit讀/寫存儲(chǔ)器 168
5.8 時(shí)序邏輯電路的設(shè)計(jì) 168
5.8.1 同步時(shí)序邏輯電路的設(shè)計(jì) 169
5.8.2 異步時(shí)序邏輯電路的設(shè)計(jì) 172
5.9 時(shí)序邏輯模塊之間的時(shí)鐘處理
技術(shù) 179
5.9.1 異步時(shí)鐘的同步化技術(shù) 179
5.9.2 同步時(shí)鐘的串行化技術(shù) 179
5.10 本章小結(jié) 179
習(xí)題 180
第6章 脈沖波形的產(chǎn)生和整形 183
6.1 概述 183
6.2 單穩(wěn)態(tài)電路 183
6.2.1 用門電路或觸發(fā)器組成的
單穩(wěn)態(tài)電路 183
6.2.2 集成單穩(wěn)態(tài)電路 189
6.2.3 單穩(wěn)態(tài)電路的應(yīng)用 193
6.3 施密特觸發(fā)器 195
6.3.1 由門電路組成的施密特觸發(fā)器 195
6.3.2 集成施密特觸發(fā)器 197
6.3.3 施密特觸發(fā)器的應(yīng)用 200
6.4 自激多諧振蕩器 202
6.4.1 由門電路組成的多諧振蕩器 203
6.4.2 環(huán)形振蕩器 205
6.4.3 由施密特觸發(fā)器構(gòu)成的多諧
振蕩器 207
6.4.4 石英晶體多諧振蕩器 209
6.5 555定時(shí)器的原理和應(yīng)用 210
6.5.1 555定時(shí)器原理 210
6.5.2 用555定時(shí)器構(gòu)成施密特
觸發(fā)器 212
6.5.3 用555定時(shí)器構(gòu)成單穩(wěn)態(tài)電路 214
6.5.4 用555定時(shí)器構(gòu)成多諧振蕩器 216
習(xí)題 218
第7章 數(shù)模轉(zhuǎn)換和模數(shù)轉(zhuǎn)換電路 222
7.1 數(shù)模轉(zhuǎn)換和模數(shù)轉(zhuǎn)換基本概念 222
7.1.1 數(shù)模轉(zhuǎn)換器的基本工作原理 222
7.1.2 模數(shù)轉(zhuǎn)換器的基本工作原理 222
7.1.3 數(shù)模轉(zhuǎn)換的主要技術(shù)指標(biāo) 222
7.1.4 模數(shù)轉(zhuǎn)換的主要技術(shù)指標(biāo) 223
7.2 數(shù)模轉(zhuǎn)換電路 224
7.2.1 權(quán)電阻網(wǎng)絡(luò)數(shù)模轉(zhuǎn)換
工作原理 224
7.2.2 權(quán)電流網(wǎng)絡(luò)數(shù)模轉(zhuǎn)換
工作原理 225
7.2.3 R-2R電阻網(wǎng)絡(luò)數(shù)模轉(zhuǎn)換
工作原理 226
7.2.4 PWM型數(shù)模轉(zhuǎn)換器工作原理 227
7.2.5 集成數(shù)模轉(zhuǎn)換器介紹 228
7.2.6 數(shù)模轉(zhuǎn)換的簡單應(yīng)用 229
7.3 模數(shù)轉(zhuǎn)換電路 230
7.3.1 數(shù)據(jù)采集系統(tǒng)的一般構(gòu)成方式 230
7.3.2 采樣保持器的工作原理 232
7.3.3 模擬多路開關(guān)的工作原理 233
7.3.4 幾種典型模數(shù)轉(zhuǎn)換器及實(shí)際
器件介紹 234
7.4 本章小結(jié) 241
習(xí)題 241
第8章 半導(dǎo)體存儲(chǔ)器 246
8.1 半導(dǎo)體存儲(chǔ)器概述 246
8.2 只讀存儲(chǔ)器 246
8.2.1 掩模只讀存儲(chǔ)器 247
8.2.2 一次可編程只讀存儲(chǔ)器
(PROM) 249
8.2.3 高壓編程紫外線可擦除的多次
可編程只讀存儲(chǔ)器 250
8.2.4 電擦除的多次可編程只讀
存儲(chǔ)器 251
8.2.5 閃速只讀存儲(chǔ)器 252
8.2.6 ROM應(yīng)用舉例 253
8.3 隨機(jī)存取存儲(chǔ)器 254
8.3.1 RAM的基本結(jié)構(gòu) 254
8.3.2 靜態(tài)RAM 254
8.3.3 動(dòng)態(tài)RAM 257
8.3.4 雙口RAM 260
8.3.5 鐵電存儲(chǔ)器 263
8.4 順序存取存儲(chǔ)器 268
8.4.1 順序存取存儲(chǔ)器的基本結(jié)構(gòu)和
工作原理 268
8.4.2 順序存取存儲(chǔ)器中的動(dòng)態(tài)MOS
移位寄存器 270
8.4.3 電荷耦合器件移位寄存器 270
8.4.4 順序存取存儲(chǔ)器的應(yīng)用介紹 271
8.5 存儲(chǔ)器容量的擴(kuò)展 272
8.5.1 存儲(chǔ)器的位擴(kuò)展 272
8.5.2 存儲(chǔ)器的字?jǐn)U展 272
8.5.3 單片機(jī)系統(tǒng)中常用的存儲(chǔ)器擴(kuò)展
技術(shù) 273
8.6 ROM和RAM綜合應(yīng)用舉例 274
8.6.1 用存儲(chǔ)器實(shí)現(xiàn)組合邏輯函數(shù) 274
8.6.2 用存儲(chǔ)器實(shí)現(xiàn)時(shí)序邏輯功能 277
8.7 本章小結(jié) 278
習(xí)題 278
第9章 可編程邏輯器件簡介 281
9.1 電子器件分類和可編程邏輯器件
概述 281
9.1.1 電子器件分類 281
9.1.2 可編程邏輯器件概述 281
9.1.3 本章內(nèi)容與EDA技術(shù)的關(guān)系 282
9.2 可編程邏輯器件 283
9.2.1 PLD的基本結(jié)構(gòu)、表示方法 283
9.2.2 作為可編程邏輯器件使用的
只讀存儲(chǔ)器(PROM) 284
9.2.3 可編程邏輯陣列(PLA) 286
9.2.4 可編程陣列邏輯(PAL) 287
9.2.5 通用可編程邏輯器件(GAL) 291
9.3 復(fù)雜可編程邏輯器件(CPLD)
簡介 295
9.3.1 復(fù)雜可編程邏輯器件概述 295
9.3.2 現(xiàn)場可編程門陣列(FPGA) 296
9.3.3 復(fù)雜可編程邏輯器件
(CPLD) 297
9.3.4 常用FPGA和CPLD器件及其
廠家介紹 298
9.4 在系統(tǒng)編程技術(shù)和可編程邏輯
器件 299
9.4.1 在系統(tǒng)可編程概念和ISP技術(shù)
特點(diǎn) 299
9.4.2 ISP邏輯器件分類 300
9.4.3 在系統(tǒng)編程原理及方式 302
9.4.4 isp-PLD的開發(fā)工具 303
9.5 EDA技術(shù) 304
9.5.1 硬件描述語言介紹 304
9.5.2 常用EDA工具 305
9.6 本章小結(jié) 306
習(xí)題 306
第10章 數(shù)字邏輯電路簡單應(yīng)用與知識(shí)
擴(kuò)展 308
10.0 本章引言 308
10.1 與門(與非門)和或門(或非門)
的應(yīng)用基礎(chǔ) 309
10.2 與門(與非門)和或門(或非門)
的應(yīng)用擴(kuò)展 310
10.2.1 門控、選通、片選和使能 310
10.2.2 邏輯閘門在電子計(jì)數(shù)器(頻率計(jì))
中的應(yīng)用 312
10.2.3 邏輯閘門在單片機(jī)中的應(yīng)用 313
10.3 1線-2線譯碼器和雙緩沖功能 315
10.4 多路開關(guān)與程控的概念及多
功能器件舉例 316
10.4.1 多路開關(guān)原理及畫法演變 316
10.4.2 多路開關(guān)的應(yīng)用 318
10.5 異或門的應(yīng)用 326
10.5.1 異或門完成算術(shù)加法(本位加)
運(yùn)算 326
10.5.2 異或門作極性控制調(diào)節(jié)作用 326
10.5.3 異或門作奇偶校驗(yàn)用 327
10.5.4 異或門作符合門用 327
10.5.5 異或門的邊沿檢測作用 327
10.5.6 異或門完成倍頻功能 330
10.5.7 異或門構(gòu)成的移頻鍵控電路 330
10.5.8 異或門構(gòu)成的交流電過零
檢測電路 331
10.5.9 異或門構(gòu)成的鑒相電路 332
10.5.10 異或門在液晶顯示驅(qū)動(dòng)控制
中的應(yīng)用 333
10.6 符合門(一致門)及其應(yīng)用 335
10.6.1 符合門在密碼鎖中的應(yīng)用 335
10.6.2 符合門在某些板卡式總線中
的應(yīng)用 336
10.6.3 符合門的實(shí)現(xiàn)方法 338
10.6.4 符合門的其他應(yīng)用 339
10.7 計(jì)數(shù)器知識(shí)的擴(kuò)展——時(shí)序
狀態(tài)機(jī) 339
10.8 邏輯器件的輸出形式 340
10.9 OC(OD)門的應(yīng)用 342
10.9.1 不同邏輯電平接口電路 342
10.9.2 OC門或OD門作驅(qū)動(dòng)器用以及
各種驅(qū)動(dòng)器 342
10.10 長線或容性負(fù)載的驅(qū)動(dòng)方法及
驅(qū)動(dòng)器件 349
10.10.1 OC門(或OD門)驅(qū)動(dòng)容性負(fù)載
時(shí)的不足之處與圖騰柱式的驅(qū)動(dòng)
優(yōu)點(diǎn) 349
10.10.2 長線驅(qū)動(dòng)和通信線路驅(qū)動(dòng)的特點(diǎn)、
驅(qū)動(dòng)器件與應(yīng)用舉例 351
10.10.3 功率器件的基極或門極驅(qū)動(dòng)的
特點(diǎn)、驅(qū)動(dòng)器件與應(yīng)用舉例 353
參考文獻(xiàn) 356
這個(gè)是不能減小的,即使你電阻加的再大,因?yàn)槎O管的特性是只要兩端壓差高于0.7就導(dǎo)通, 你可以把電阻跟5V當(dāng)一個(gè)整體看,至于你第二個(gè)問題這很明顯啊, 因?yàn)锳才0.3V A肯定先通啊,A通了 后F點(diǎn)電壓...
模擬電路,數(shù)字電路,邏輯電路,PLC電路的區(qū)別是什么?
模擬電路:研究用三極管等模擬器件組成的電路,研究的信號(hào)在時(shí)間上是連續(xù)的 邏輯電路:研究邏輯集成電路組成的電路,研究的信號(hào)在時(shí)間上是離散的 數(shù)字電路:一般情況下邏輯電路和數(shù)字電路合在一起稱為數(shù)字邏輯電路...
數(shù)字電子考試時(shí)時(shí)序邏輯電路計(jì)數(shù)器的部分怎么連接?
http://zhidao.baidu.com/link?url=kJQwNbWI-ytThEvkEqii5rCOcpOC9zZozgkt2XoeGfqTfkj8lJ3iUyuTyywSR5FP9VG...
格式:pdf
大?。?span id="bpwegxn" class="single-tag-height">450KB
頁數(shù): 16頁
評(píng)分: 4.3
數(shù)字邏輯電路綜合練習(xí)題 一:選擇填空題 1、下列四個(gè)數(shù)中與十六進(jìn)制數(shù) (63) 16相等的是 ( B ) A. (100) 10 B. (01100011) 2 C. (01100011)8421BCD D. (100100011) 8 2、十進(jìn)制數(shù) 118對(duì)應(yīng)的 2 進(jìn)制數(shù)為 ( D ) A. (1010110) 2 B. (1111000) 2 C. (1110111)2 D. (1110110)2 3、下列等式不成立的是 ( C ) A. A+ A B=A+B B. A+AB=A C. AB+ A C+BC=AB+BC D. A B + BA +AB+ A B=1 4、以下說法中, ______是正確的。 ( A ) A. 一個(gè)邏輯函數(shù)全部最小項(xiàng)之和恒等于 1 B. 一個(gè)邏輯函數(shù)全部最小項(xiàng)之和恒等于 0 C. 一個(gè)邏輯函數(shù)全部最小項(xiàng)之積恒等于 1 D. 一個(gè)邏輯函數(shù)
格式:pdf
大小:450KB
頁數(shù): 未知
評(píng)分: 4.5
本設(shè)計(jì)主要以74190芯片級(jí)聯(lián)為核心實(shí)現(xiàn)交通燈控制。這個(gè)電路采用兩個(gè)74190芯片級(jí)聯(lián)成一個(gè)從99倒計(jì)到00的計(jì)數(shù)器,用JK觸發(fā)器實(shí)現(xiàn)信號(hào)燈的轉(zhuǎn)換,倒計(jì)時(shí)顯示采用七段數(shù)碼管作為顯示,非常簡單地實(shí)現(xiàn)了交通信號(hào)燈的控制。使用電腦EWBVersion5.0c仿真技術(shù)對(duì)系統(tǒng)進(jìn)行仿真。
學(xué)習(xí)數(shù)字邏輯電路課程,學(xué)習(xí)者需要具備電路基礎(chǔ)和模擬電子技術(shù)基礎(chǔ)知識(shí)。
書名 |
作者 |
出版地 |
出版時(shí)間 |
出版社 |
---|---|---|---|---|
《數(shù)字邏輯電路與系統(tǒng)設(shè)計(jì) (第3版)》 |
蔣立平,姜萍,譚雪琴,花漢兵 |
北京 |
2019年 |
電子工業(yè)出版社 |
《Digital Fundamentals (11th edition)》 |
Thomas L. Floyd |
- |
2014年 |
Pearson |
《Digital Design: With an Introduction to the Verilog HDL, VHDL, and SystemVerilog (6th Edition)》 |
M. Morris R. Mano,Michael D. Ciletti |
- |
2017年 |
|
《數(shù)字邏輯與Verilog設(shè)計(jì) (第3版)》 |
Stephen Brown,Zvonko Vranesic |
北京 |
2014年 |
清華大學(xué)出版社 |
《數(shù)字設(shè)計(jì)-原理與實(shí)踐 (第四版影印版)》 |
John F. Wakerly |
2007年 |
高等教育出版社 |
|
《模擬和數(shù)字電子電路基礎(chǔ)》 |
Anant Agarwal,Jeffrey H.Lang |
2008年 |
清華大學(xué)出版社 |
|
《數(shù)字集成電路:電路、系統(tǒng)與設(shè)計(jì)(第2版)》 |
Jan M.Rabaey,Anantha Chandrakasan,Borivoje Nikolie |
2010年 |
電子工業(yè)出版社 |
(注:表格內(nèi)容參考資料)
從世界上第一臺(tái)通用計(jì)算機(jī)ENIAC到納米工藝的微處理器,數(shù)字邏輯電路經(jīng)歷了從真空管到集成電路和可編程邏輯的發(fā)展。21世紀(jì),數(shù)字電子技術(shù)已經(jīng)滲透到人類社會(huì)經(jīng)濟(jì)生活的所有領(lǐng)域,并且改變著人們生活的方方面面。在此背景下,南京理工大學(xué)開設(shè)了數(shù)字邏輯電路課程。
數(shù)字邏輯電路課程是電子信息類、電氣類、自動(dòng)化類、計(jì)算機(jī)類等專業(yè)類的一門專業(yè)基礎(chǔ)課,提供數(shù)字技術(shù)和數(shù)字系統(tǒng)的基本概念、基本原理和基本技能,培養(yǎng)工程實(shí)踐能力,為后續(xù)專業(yè)課程的學(xué)習(xí)以及適應(yīng)現(xiàn)代信息社會(huì)的快速變化奠定基礎(chǔ)。
數(shù)字邏輯電路課程內(nèi)容主要包括數(shù)字邏輯基礎(chǔ)、邏輯代數(shù)的基本定律和規(guī)則、邏輯代數(shù)的標(biāo)準(zhǔn)形式、組合邏輯電路的分析與設(shè)計(jì)、譯碼器、數(shù)據(jù)選擇器、數(shù)值比較器、鎖存器和觸發(fā)器應(yīng)用示例、邏輯門電路、組合邏輯電路、組合邏輯功能模塊、時(shí)序邏輯電路、時(shí)序邏輯功能模塊、半導(dǎo)體存儲(chǔ)器、可編程邏輯器件、脈沖信號(hào)的產(chǎn)生與整形、數(shù)模與模數(shù)轉(zhuǎn)換等。