數(shù)字邏輯系統(tǒng)分析與設(shè)計

前言教學建議

第1章　數(shù)字邏輯系統(tǒng)基礎(chǔ)1

1.1　數(shù)字邏輯系統(tǒng)簡介1

1.1.1　模擬信號與數(shù)字信號1

1.1.2　模擬系統(tǒng)與數(shù)字邏輯系統(tǒng)

的區(qū)別1

1.1.3　數(shù)字邏輯系統(tǒng)的特點2

1.2　數(shù)制、碼制、基本邏輯門3

1.2.1　數(shù)制及其轉(zhuǎn)換3

1.2.2　常用碼制及其特點7

1.2.3　基本邏輯關(guān)系與邏輯門12

1.3　數(shù)字邏輯系統(tǒng)分析與設(shè)計的基本

概念19

習題21

第2章　邏輯代數(shù)與邏輯函數(shù)23

2.1　邏輯代數(shù)23

2.1.1　邏輯代數(shù)的基本公理23

2.1.2　邏輯代數(shù)的基本定律23

2.1.3　邏輯代數(shù)的基本定理24

2.2　邏輯函數(shù)及其表示方法25

2.2.1　邏輯函數(shù)25

2.2.2　邏輯函數(shù)的表示方法26

2.2.3　邏輯函數(shù)的標準形式29

2.3　邏輯函數(shù)的化簡31

2.3.1　公式化簡法32

2.3.2　卡諾圖化簡法33

習題41

第3章　組合邏輯電路分析與設(shè)計43

3.1　小規(guī)模組合邏輯電路分析與

設(shè)計43

3.1.1　組合邏輯電路的定義與

描述43

3.1.2　小規(guī)模組合邏輯電路的

分析43

3.1.3　小規(guī)模組合邏輯電路的

設(shè)計44

3.2　常用組合邏輯功能器件47

3.2.1　編碼器47

3.2.2　譯碼器52

3.2.3　數(shù)據(jù)選擇器與數(shù)據(jù)分配器59

3.2.4　數(shù)據(jù)比較器62

3.2.5　加法器63

3.2.6　8421BCD碼與二進制碼

轉(zhuǎn)換器68

3.2.7　廣義譯碼器70

3.3　組合邏輯電路的VHDL描述70

3.3.1　硬件描述語言與VHDL

概述70

3.3.2　常用邏輯器件的VHDL

描述75

3.4　大規(guī)模組合邏輯電路的計算機

輔助設(shè)計流程85

3.4.1　計算機輔助設(shè)計的一般

流程86

3.4.2　Quartus II簡介87

3.4.3　設(shè)計實例88

習題103

第4章　時序邏輯電路分析與設(shè)計107

4.1　時序邏輯電路簡介107

4.1.1　時序邏輯電路的基本

概念107

4.1.2　時序邏輯電路的分類107

4.2　觸發(fā)器108

4.2.1　觸發(fā)器及其分類108

4.2.2　觸發(fā)器的描述方法108

4.2.3　RS觸發(fā)器109

4.2.4　D觸發(fā)器111

4.2.5　JK觸發(fā)器112

4.2.6　鎖存器與觸發(fā)器的VHDL

描述113

4.2.7　T（T′）觸發(fā)器116

4.3　小規(guī)模時序邏輯電路的一般

分析方法117

4.3.1　同步時序邏輯電路的分析

方法117

4.3.2　異步時序邏輯電路分析

舉例119

4.4　小規(guī)模時序邏輯電路的一般

設(shè)計方法120

4.4.1　設(shè)計步驟及設(shè)計舉例120

4.4.2　有限狀態(tài)機的VHDL

描述125

4.5　常用時序邏輯功能器件129

4.5.1　計數(shù)器129

4.5.2　寄存器與移位寄存器149

4.5.3　順序脈沖發(fā)生器與序列信號

發(fā)生器161

4.6　時序邏輯電路的計算機輔助分析

與設(shè)計舉例164

4.6.1　時序邏輯電路的計算機

輔助分析舉例165

4.6.2　時序邏輯電路的計算機

輔助設(shè)計舉例166

習題167

第5章　半導體存儲器173

5.1　概述173

5.2　只讀存儲器173

5.2.1　組成框圖174

5.2.2　掩膜ROM175

5.2.3　可編程ROM175

5.2.4　電擦除EPROM176

5.2.5　閃存180

5.3　隨機存取存儲器183

5.3.1　靜態(tài)RAM183

5.3.2　雙口RAM與先入先出

RAM185

5.3.3　動態(tài)RAM188

5.3.4　鐵電RAM191

5.4　存儲器的應用193

5.4.1　字擴展和位擴展193

5.4.2　實現(xiàn)組合邏輯函數(shù)194

習題197

第6章　數(shù)模與模數(shù)轉(zhuǎn)換器198

6.1　概述198

6.2　數(shù)模轉(zhuǎn)換器198

6.2.1　DAC主要性能198

6.2.2　電阻串DAC199

6.2.3　電阻解碼DAC201

6.2.4　恒流源DAC203

6.2.5　電容DAC204

6.2.6　其他類型DAC206

6.2.7　新型集成DAC簡介207

6.3　模數(shù)轉(zhuǎn)換器210

6.3.1　ADC主要性能210

6.3.2　快閃型ADC212

6.3.3　反饋比較型ADC213

6.3.4　雙積分型ADC215

6.3.5　其他類型ADC217

6.3.6　新型集成ADC簡介219

6.3.7　等效采樣技術(shù)223

習題224

第7章　可編程邏輯器件226

7.1　概述226

7.1.1　PLD發(fā)展歷程226

7.1.2　PLD分類226

7.1.3　PLD常用邏輯符號227

7.2　低密度可編程邏輯器件227

7.2.1　PAL器件227

7.2.2　GAL器件228

7.3　高密度可編程邏輯器件232

7.3.1　CPLD器件232

7.3.2　FPGA器件234

7.4　硬件測試與編程244

7.4.1　硬件測試技術(shù)244

7.4.2　配置與編程245

習題246

第8章　應用數(shù)字系統(tǒng)設(shè)計247

8.1　概述247

8.1.1　系統(tǒng)設(shè)計247

8.1.2　開發(fā)環(huán)境與設(shè)計方法247

8.1.3　器件選型247

8.2　等精度頻率計的設(shè)計247

8.2.1　設(shè)計任務247

8.2.2　方案論證248

8.2.3　創(chuàng)建設(shè)計工程251

8.2.4　功能模塊設(shè)計251

8.2.5　系統(tǒng)仿真275

8.3　信號發(fā)生器的設(shè)計277

8.3.1　設(shè)計任務277

8.3.2　方案論證277

8.3.3　創(chuàng)建設(shè)計工程279

8.3.4　功能模塊設(shè)計280

8.3.5　系統(tǒng)仿真296

8.3.6　優(yōu)化改進298

8.3.7　功能擴展307

習題308

參考文獻310

本書主要內(nèi)容包括：通用常規(guī)集成芯片尤其是可編程芯片及應用的介紹，突出器件與集成芯片的特性與參數(shù)、分析與設(shè)計，由中規(guī)?；虼笠?guī)模集成器件構(gòu)成的數(shù)字邏輯系統(tǒng)、數(shù)字系統(tǒng)的計算機分析、仿真與設(shè)計，突出組合邏輯電路的一般模型（廣義譯碼器）、時序電路的一般模型（廣義有限狀態(tài)機）、存儲器與模數(shù)轉(zhuǎn)換器件的應用等。本書可作為電子、通信、計算機、自動化專業(yè)本科生的教材，也可作為相關(guān)專業(yè)工程技術(shù)人員的參考書

數(shù)字邏輯電路課程背景

從世界上第一臺通用計算機ENIAC到納米工藝的微處理器，數(shù)字邏輯電路經(jīng)歷了從真空管到集成電路和可編程邏輯的發(fā)展。21世紀，數(shù)字電子技術(shù)已經(jīng)滲透到人類社會經(jīng)濟生活的所有領(lǐng)域，并且改變著人們生活的方方面面。在此背景下，南京理工大學開設(shè)了數(shù)字邏輯電路課程。

數(shù)字邏輯電路課程定位

數(shù)字邏輯電路課程是電子信息類、電氣類、自動化類、計算機類等專業(yè)類的一門專業(yè)基礎(chǔ)課，提供數(shù)字技術(shù)和數(shù)字系統(tǒng)的基本概念、基本原理和基本技能，培養(yǎng)工程實踐能力，為后續(xù)專業(yè)課程的學習以及適應現(xiàn)代信息社會的快速變化奠定基礎(chǔ)。

數(shù)字邏輯電路課程內(nèi)容主要包括數(shù)字邏輯基礎(chǔ)、邏輯代數(shù)的基本定律和規(guī)則、邏輯代數(shù)的標準形式、組合邏輯電路的分析與設(shè)計、譯碼器、數(shù)據(jù)選擇器、數(shù)值比較器、鎖存器和觸發(fā)器應用示例、邏輯門電路、組合邏輯電路、組合邏輯功能模塊、時序邏輯電路、時序邏輯功能模塊、半導體存儲器、可編程邏輯器件、脈沖信號的產(chǎn)生與整形、數(shù)模與模數(shù)轉(zhuǎn)換等。

（注：課程大綱排版從左到右列）

（注：課程大綱排版從左到右列）