現(xiàn)代數(shù)字電子技術(shù)及Verilog設(shè)計(jì)

第1章數(shù)字邏輯基礎(chǔ)

1.1數(shù)字電路和數(shù)字系統(tǒng)

1.1.1數(shù)字信號(hào)

1.1.2數(shù)字電路

1.1.3數(shù)字系統(tǒng)

1.2數(shù)制和碼制

1.2.1數(shù)制

1.2.2數(shù)制轉(zhuǎn)換

1.2.3碼制

1.2.4二進(jìn)制數(shù)運(yùn)算

1.3邏輯代數(shù)

1.3.1邏輯運(yùn)算

1.3.2邏輯函數(shù)

1.3.3邏輯代數(shù)的標(biāo)準(zhǔn)形式

1.4邏輯函數(shù)的化簡(jiǎn)

1.4.1公式法化簡(jiǎn)

1.4.2卡諾圖化簡(jiǎn)

1.4.3具有無(wú)關(guān)項(xiàng)的邏輯函數(shù)及其化簡(jiǎn)

1.5本章小結(jié)

1.6思考與練習(xí)

第2章QuartusⅡ軟件和Verilog語(yǔ)言

2.1Quartus Ⅱ軟件簡(jiǎn)介

2.1.1Quartus Ⅱ原理圖編輯

2.1.2Verilog HDL語(yǔ)言編輯

2.1.3波形仿真

2.1.4引腳分配

2.1.5下載測(cè)試

2.2硬件描述語(yǔ)言Verilog

2.2.1Verilog基本結(jié)構(gòu)

2.2.2Verilog語(yǔ)法知識(shí)

2.2.3運(yùn)算符

2.2.4語(yǔ)句

2.3本章小結(jié)

2.4思考與練習(xí)

第3章組合邏輯電路

3.1組合邏輯電路概述

3.1.1組合邏輯電路的分析

3.1.2組合邏輯電路的設(shè)計(jì)

3.1.3Verilog HDL描述

3.2編碼器

3.2.1編碼器的定義與工作原理

3.2.2編碼器的應(yīng)用

3.2.3Verilog HDL描述

3.3譯碼器

3.3.1譯碼器的工作原理

3.3.2二進(jìn)制譯碼器的應(yīng)用

3.3.3Verilog HDL描述

3.4數(shù)據(jù)選擇器

3.4.1數(shù)據(jù)選擇器的工作原理

3.4.2數(shù)據(jù)選擇器的應(yīng)用

3.4.3Verilog HDL描述

3.5數(shù)據(jù)分配器

3.5.1數(shù)據(jù)分配器的工作原理

3.5.2Verilog HDL描述

3.6數(shù)值比較器

3.6.1數(shù)值比較器的工作原理

3.6.2Verilog HDL描述

3.7組合邏輯電路的競(jìng)爭(zhēng)和冒險(xiǎn)

3.7.1產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的原因

3.7.2冒險(xiǎn)的分類(lèi)

3.7.3判別冒險(xiǎn)

3.7.4消去競(jìng)爭(zhēng)冒險(xiǎn)的方法

3.8本章小結(jié)

3.9思考與練習(xí)

第4章時(shí)序邏輯電路基本原理

4.1概述

4.1.1時(shí)序邏輯電路的結(jié)構(gòu)特點(diǎn)

4.1.2時(shí)序邏輯電路的分類(lèi)

4.2觸發(fā)器

4.2.1RS觸發(fā)器

4.2.2JK觸發(fā)器

4.2.3D觸發(fā)器

4.2.4T觸發(fā)器

4.2.5觸發(fā)器之間的轉(zhuǎn)換

4.2.6鎖存器

4.3時(shí)序邏輯電路的分析

4.3.1同步時(shí)序邏輯電路分析

4.3.2異步時(shí)序邏輯電路分析

4.4本章小結(jié)

4.5思考與練習(xí)

第5章時(shí)序邏輯電路設(shè)計(jì)

5.1概述

5.2同步時(shí)序邏輯電路的設(shè)計(jì)

5.2.1設(shè)計(jì)方法與步驟

5.2.2設(shè)計(jì)舉例

5.3異步時(shí)序邏輯電路的設(shè)計(jì)

5.3.1設(shè)計(jì)方法與步驟

5.3.2設(shè)計(jì)舉例

5.4Verilog HDL描述時(shí)序邏輯電路

5.4.1有限狀態(tài)機(jī)

5.4.2有限狀態(tài)機(jī)的Verilog HDL描述

5.4.3Verilog HDL時(shí)序電路設(shè)計(jì)

5.5本章小結(jié)

5.6思考與練習(xí)

第6章常用邏輯電路

6.1算術(shù)運(yùn)算電路

6.1.1加法器

6.1.2減法器

6.1.3乘法器

6.2寄存器

6.2.1基本寄存器

6.2.2移位寄存器

6.2.3用Verilog HDL描述寄存器

6.3計(jì)數(shù)器

6.3.1同步計(jì)數(shù)器

6.3.2異步計(jì)數(shù)器

6.3.3任意進(jìn)制計(jì)數(shù)器的實(shí)現(xiàn)

6.3.4用Verilog HDL描述計(jì)數(shù)器

6.4本章小結(jié)

6.5思考與練習(xí)

第7章脈沖信號(hào)的產(chǎn)生與整形

7.1單穩(wěn)態(tài)觸發(fā)器

7.1.1門(mén)電路構(gòu)成的單穩(wěn)態(tài)觸發(fā)器

7.1.2集成單穩(wěn)態(tài)觸發(fā)器

7.1.3單穩(wěn)態(tài)觸發(fā)器的應(yīng)用

7.2多諧振蕩器

7.2.1門(mén)電路組成的多諧振蕩器

7.2.2石英晶體多諧振蕩器

7.2.3多諧振蕩器的應(yīng)用

7.3施密特觸發(fā)器

7.3.1門(mén)電路構(gòu)成的施密特觸發(fā)器

7.3.2集成施密特觸發(fā)器

7.3.3施密特觸發(fā)器的應(yīng)用

7.4555定時(shí)器

7.4.1555定時(shí)器的電路結(jié)構(gòu)與功能

7.4.2用555定時(shí)器構(gòu)成單穩(wěn)態(tài)觸發(fā)電路

7.4.3用555定時(shí)器構(gòu)成多諧振蕩器

7.4.4用555定時(shí)器構(gòu)成施密特觸發(fā)器

7.5本章小結(jié)

7.6思考與練習(xí)

作者:張春晶、張海寧、李冰

定價(jià):39.50元

印次:1-1

ISBN:9787302333685

出版日期:2014.06.01

印刷日期:2014.05.22

數(shù)字電子技術(shù)是高等院校開(kāi)設(shè)的專(zhuān)業(yè)基礎(chǔ)課程，同時(shí)也是全國(guó)高等院校相關(guān)專(zhuān)業(yè)的碩士入學(xué)考試必考課程。為了幫助廣大考生進(jìn)行系統(tǒng)復(fù)習(xí)，我們根據(jù)"數(shù)字電子技術(shù)"課程教學(xué)基本要求編寫(xiě)了本書(shū)。

全書(shū)共分為18章，每一章均由知識(shí)要點(diǎn)、知識(shí)點(diǎn)詳解、真題及例題解析、自我測(cè)試4部分組成。本書(shū)首先通過(guò)知識(shí)要點(diǎn)和知識(shí)點(diǎn)詳解對(duì)本章內(nèi)容作了高度概括和敘述。真題及例題解析中例題大都選自國(guó)內(nèi)重點(diǎn)高等院校和科研院所歷年考研真題，并作了詳細(xì)分析和解答。自我測(cè)試中均有參考答案，可通過(guò)練習(xí)以檢測(cè)學(xué)習(xí)效果，進(jìn)一步提高解題能力。本書(shū)最后還給出了重點(diǎn)高等院校的碩士研究生入學(xué)考試題，并給出了大部分答案。

本書(shū)可作為相關(guān)專(zhuān)業(yè)學(xué)生報(bào)考碩士學(xué)位研究生學(xué)習(xí)用參考書(shū)及復(fù)習(xí)指導(dǎo)書(shū)，也適合于高等院校相關(guān)專(zhuān)業(yè)的學(xué)生自學(xué)使用，同時(shí)可作為高等院校青年教師的教學(xué)參考書(shū)。