信號(hào)/電源完整性仿真分析與實(shí)踐

第1篇基礎(chǔ)理論篇

第1章高速系統(tǒng)設(shè)計(jì)簡介 2

1.1 PCB設(shè)計(jì)技術(shù)回顧 2

1.2 什么是"高速"系統(tǒng)設(shè)計(jì) 3

1.3 如何應(yīng)對(duì)高速系統(tǒng)設(shè)計(jì) 8

1.3.1 理論作為指導(dǎo)和基準(zhǔn) 9

1.3.2 積累實(shí)踐經(jīng)驗(yàn) 11

1.3.3 平衡時(shí)間與效率 11

1.4 小結(jié) 12

第2章高速系統(tǒng)設(shè)計(jì)理論基礎(chǔ) 14

2.1 微波電磁波簡介 14

2.2 微波傳輸線 16

2.2.1 微波等效電路物理量 17

2.2.2 微波傳輸線等效電路 17

2.3 電磁波傳輸和反射 21

2.4 微波傳輸介質(zhì) 24

2.4.1 微帶線(Microstrip Line) 25

2.4.2 微帶線的損耗 26

2.4.3 帶狀線(Strip Line)28

2.4.4 同軸線(Coaxial Line) 29

2.4.5 雙絞線(Twist Line) 30

2.4.6 差分傳輸線 30

2.4.7 差分阻抗 33

2.5"阻抗"的困惑 33

2.5.1 阻抗的定義 34

2.5.2 為什么要考慮阻抗 35

2.5.3 傳輸線的結(jié)構(gòu)和阻抗 35

2.5.4 瞬時(shí)阻抗和特征阻抗 36

2.5.5 特征阻抗和信號(hào)完整性 37

2.5.6 為什么是50Ω 37

2.6 阻抗的測量 38

2.7"阻抗"的困惑之答案40

2.8 趨膚效應(yīng) 41

2.9 傳輸線損耗 42

2.10 小結(jié) 44

第3章信號(hào)/電源完整性 45

3.1 什么是信號(hào)/電源完整性 45

3.2 信號(hào)完整性問題的分類 47

3.3 高頻信號(hào)傳輸?shù)囊?49

3.4 反射的產(chǎn)生和預(yù)防 50

3.4.1 反射的產(chǎn)生 51

3.4.2 反射的消除和預(yù)防 55

3.5 串?dāng)_的產(chǎn)生和預(yù)防 67

3.5.1 串?dāng)_的產(chǎn)生 67

3.5.2 串?dāng)_的預(yù)防與消除 71

3.6 電源完整性分析 73

3.6.1 電源系統(tǒng)的設(shè)計(jì)目標(biāo) 74

3.6.2 電源系統(tǒng)的設(shè)計(jì)方法 76

3.6.3 電容的理解 78

3.6.4 電源系統(tǒng)的分析方法 81

3.6.5 電源建模和仿真算法 82

3.6.6 SSN分析和應(yīng)用84

3.7 電磁兼容性EMC和電磁干擾EMI 88

3.7.1 EMC/EMI和信號(hào)完整性的關(guān)系 89

3.7.2 產(chǎn)生EMC/EMI問題的根源 90

3.8 正確認(rèn)識(shí)回流路徑(參考平面) 92

3.8.1 什么是高頻信號(hào)的回流路徑 92

3.8.2 回流路徑的選擇 93

3.8.3 回流路徑的連續(xù)一致性 96

3.9 影響信號(hào)完整性的其他因素 97

3.10 小結(jié) 97

第2篇軟件操作篇

第4章 Mentor高速系統(tǒng)設(shè)計(jì)工具 100

4.1 Mentor高速系統(tǒng)設(shè)計(jì)流程 101

4.2 約束編輯系統(tǒng)(Constrain Editor System) 105

4.3 信號(hào)/電源完整性分析工具:HyperLynx 109

4.3.1 HyperLynx的工具架構(gòu) 109

4.3.2 HyperLynx的通用性 113

4.3.3 HyperLynx的易用性 113

4.3.4 HyperLynx的實(shí)用性 117

4.3.5 Mentor高速仿真技術(shù)的發(fā)展趨勢 121

4.4 前仿和后仿 122

4.5 HyperLynx -LineSim使用簡介 124

4.5.1 分析前準(zhǔn)備工作 125

4.5.2 建立信號(hào)網(wǎng)絡(luò) 127

4.5.3 設(shè)置仿真條件 128

4.5.4 仿真結(jié)果和約束設(shè)置 131

4.6 HyperLynx-BoardSim使用簡介 132

4.6.1 設(shè)計(jì)文件的導(dǎo)入 132

4.6.2 設(shè)置仿真條件 133

4.6.3 關(guān)鍵網(wǎng)絡(luò)分析 135

4.6.4 多板聯(lián)合仿真 137

4.7 HyperLynx -3DEM簡介 139

4.8 小結(jié) 141

第5章高速系統(tǒng)仿真分析和設(shè)計(jì)方法 142

5.1 高速電路設(shè)計(jì)流程的實(shí)施條件分析 142

5.2 IBIS模型 144

5.2.1 IBIS模型介紹 144

5.2.2 IBIS模型的生成和來源 146

5.2.3 IBIS模型的常見錯(cuò)誤及檢查方法 152

5.2.4 IBIS文件介紹 155

5.2.5 如何獲得IBIS模型 159

5.2.6 在HyperLynx中使用IBIS模型 160

5.2.7 在Cadence流程中使用IBIS模型 162

5.2.8 DML模型簡介 163

5.3 仿真分析條件設(shè)置 167

5.3.1 Stackup--疊層設(shè)置 168

5.3.2 DC Nets--直流電壓設(shè)置 168

5.3.3 器件類型和管腳屬性設(shè)置 169

5.3.4 SI Models--為器件指定模型 171

5.4 系統(tǒng)設(shè)計(jì)和(預(yù))布局 173

5.5 使用HyperLynx進(jìn)行仿真分析 176

5.5.1 拓?fù)浣Y(jié)構(gòu)抽取 176

5.5.2 在HyperLynx中進(jìn)行仿真 177

5.6 約束規(guī)則生成 183

5.6.1 簡單約束設(shè)計(jì)--Length/ Delay 183

5.6.2 差分布線約束--Diff Pair 184

5.6.3 網(wǎng)絡(luò)拓?fù)浼s束--Net Scheduling 185

5.7 約束規(guī)則的應(yīng)用 187

5.7.1 層次化約束關(guān)系 187

5.7.2 約束規(guī)則的映射 189

5.7.3 CES約束管理系統(tǒng)的使用190

5.8 布線后的仿真分析和驗(yàn)證 191

5.8.1 布線后仿真的必要性 191

5.8.2 布線后仿真流程 192

5.9 電源完整性設(shè)計(jì)方法和流程 194

5.9.1 確定電源系統(tǒng)的目標(biāo)阻抗 196

5.9.2 DC Drop--直流壓降分析 197

5.9.3 電源平面諧振點(diǎn)分析 199

5.9.4 VRM去耦作用分析 202

5.9.5 去耦電容的集總式交流特性分析 204

5.9.6 去耦電容的分布式交流特性分析 206

5.9.7 電源噪聲特性分析 207

5.9.8 電源平面模型抽取 209

5.9.9 HyperLynx-PI電源系統(tǒng)設(shè)計(jì)流程總結(jié) 210

5.9.10 創(chuàng)建VRM模型 211

5.9.11 電容的布局和布線 213

5.9.12 合理認(rèn)識(shí)電容的有效去耦半徑 215

5.10 小結(jié) 217

第3篇 DDR系統(tǒng)仿真及案例實(shí)踐篇

第6章 DDRx系統(tǒng)設(shè)計(jì)與仿真分析 220

6.1 DDR系統(tǒng)概述 220

6.2 DDR規(guī)范解讀 222

6.2.1 DDR規(guī)范的DC和AC特性 223

6.2.2 DDR規(guī)范的時(shí)序要求 225

6.2.3 DDR芯片的電氣特性和時(shí)序要求 226

6.2.4 DDR控制器的電氣特性和時(shí)序要求 229

6.2.5 DDR刷新和預(yù)充電 230

6.3 DDRx總線技術(shù)發(fā)展 233

6.3.1 DDRx信號(hào)斜率修正 233

6.3.2 DDRx ODT的配置 236

6.3.3 從DDR2到DDR3 237

6.3.4 DDR3的WriteLeveling 238

6.3.5 DDR2及DDR3的協(xié)議變化 239

6.4 DDRx系統(tǒng)仿真分析方法 240

6.4.1 在HyperLynx中仿真DDRx系統(tǒng) 240

6.4.2 仿真結(jié)果的分析和解讀 253

6.5 LPDDRx簡介254

第4篇高速串行技術(shù)篇

第7章高速串行差分信號(hào)設(shè)計(jì)及仿真分析 258

7.1 高速串行信號(hào)簡介 259

7.1.1 數(shù)字信號(hào)總線時(shí)序分析 259

7.1.2 高速串行總線 262

7.1.3 Serdes的電路結(jié)構(gòu) 264

7.1.4 Serdes的應(yīng)用 265

7.2 高速串行信號(hào)設(shè)計(jì) 266

7.2.1 有損傳輸線和信號(hào)(預(yù))加重 267

7.2.2 表面粗糙度對(duì)傳輸線損耗的影響 270

7.2.3 高頻差分信號(hào)的布線和匹配設(shè)計(jì) 271

7.2.4 過孔的Stub效應(yīng) 273

7.2.5 連接器信號(hào)分布 275

7.2.6 加重和均衡 276

7.2.7 碼間干擾ISI和判決反饋均衡器DFE 278

7.2.8 AC耦合電容 281

7.2.9 回流路徑的連續(xù)性 285

7.2.10 高速差分線的布線模式和串?dāng)_ 286

7.2.11 緊耦合和松耦合 287

7.3 高速串行信號(hào)仿真分析 289

7.3.1 系統(tǒng)級(jí)仿真 289

7.3.2 S參數(shù)(Scattering parameters) 291

7.3.3 互連設(shè)計(jì)和S參數(shù)分析 294

7.3.4 檢驗(yàn)S參數(shù)質(zhì)量 300

7.3.5 S參數(shù)的使用 305

7.3.6 高速差分串行信號(hào)的仿真需求 306

7.3.7 IBIS-AMI模型介紹 308

7.3.8 HyperLynx AMI Wizard通道仿真分析 310

7.3.9 6Gbps，12Gbps!然后 313

7.4 抖動(dòng)(Jitter) 314

7.4.1 認(rèn)識(shí)抖動(dòng)(Jitter) 315

7.4.2 實(shí)時(shí)抖動(dòng)分析 316

7.4.3 抖動(dòng)各分量的典型特征 318

第5篇結(jié)束與思考篇

第8章實(shí)戰(zhàn)后的思考 324

術(shù)語和縮略詞 329

本書內(nèi)容由簡到難，由理論到實(shí)踐，被劃分為四大部分。

第1篇(第1章到第3章)基礎(chǔ)理論篇

首先回顧了電子系統(tǒng)的設(shè)計(jì)發(fā)展過程，介紹了高速電路系統(tǒng)設(shè)計(jì)所面臨的問題和挑戰(zhàn)，然后闡述了高速信號(hào)的基本理論知識(shí)。此部分內(nèi)容意在提醒讀者在高速電路系統(tǒng)中遇到的新問題，以及解決這些問題所需的理論基礎(chǔ)。這部分加入了筆者對(duì)于高速信號(hào)的理解和經(jīng)驗(yàn)的總結(jié)，使得讀者能夠在較短的時(shí)間內(nèi)，初步掌握高速電路設(shè)計(jì)的難點(diǎn)和設(shè)計(jì)方向，以及必備的理論基礎(chǔ)知識(shí)。

第2篇(第4章到第5章)軟件操作篇

介紹Mentor高速電路設(shè)計(jì)的工具和流程，也就是在Mentor工具環(huán)境中設(shè)計(jì)高速電路系統(tǒng)，應(yīng)該遵循怎樣的工作流程，選擇哪些工具來完成各個(gè)階段的設(shè)計(jì)任務(wù)，從而實(shí)現(xiàn)高速電路設(shè)計(jì)。

但是，在此提醒讀者的是，這一章的內(nèi)容，不是對(duì)Mentor工具使用手冊的翻譯，而是從一個(gè)較高的角度，向讀者說明，要想在Mentor設(shè)計(jì)環(huán)境中實(shí)現(xiàn)高速設(shè)計(jì)，應(yīng)該掌握Mentor的哪些工具，以及從哪些角度來學(xué)習(xí)和掌握這些工具。它并不是對(duì)Mentor軟件手冊的逐一翻譯。如果讀者需要逐一了解Mentor工具軟件的每一項(xiàng)功能和使用方法，需要去尋找專門介紹工具使用的相關(guān)書籍，或者直接向Mentor公司咨詢軟件培訓(xùn)事宜。

第3篇(第6章)DDR系統(tǒng)仿真及案例實(shí)踐篇

此部分是本書的重點(diǎn)之一。在本篇內(nèi)容中，首先要帶領(lǐng)讀者學(xué)習(xí)DDR、DDR2和DDR3之間一脈相承的技術(shù)發(fā)展道路，以及它們之間的區(qū)別和它們相應(yīng)的設(shè)計(jì)難點(diǎn)。在充分了解DDR技術(shù)的基礎(chǔ)上，通過對(duì)一個(gè)DDR3存儲(chǔ)模塊的設(shè)計(jì)分析，結(jié)合第二部分介紹的軟件流程和使用，一步一步地帶領(lǐng)讀者完成整個(gè)DDR3系統(tǒng)的仿真和設(shè)計(jì)工作，使讀者能夠在實(shí)際的操作過程中掌握軟件的使用方法，建立高速電路設(shè)計(jì)的概念和工作方法，希望通過本章的學(xué)習(xí)，能夠讓讀者在Mentor工具的輔助之下，不再對(duì)高速電路設(shè)計(jì)和復(fù)雜協(xié)議存有懼怕心理，讓高速電路設(shè)計(jì)變得輕松。

第4篇(第7章)高速串行技術(shù)篇

本部分的內(nèi)容，對(duì)正在快速發(fā)展并得到廣泛應(yīng)用的高速串行差分信號(hào)的分析與設(shè)計(jì)技術(shù)進(jìn)行了講解。由于近年來技術(shù)的發(fā)展，高速差分信號(hào)已經(jīng)普遍應(yīng)用于各種高速系統(tǒng)中，但是對(duì)于5Gbps以上的高速信號(hào)完整性的理解，以及和傳統(tǒng)的仿真方法和設(shè)計(jì)流程的區(qū)別，使得5Gbps以上的高速差分系統(tǒng)的設(shè)計(jì)對(duì)于很多企業(yè)和工程師來說還是一個(gè)障礙。在本篇中，筆者首先介紹了對(duì)于高速差分系統(tǒng)進(jìn)行信號(hào)仿真的方法和設(shè)計(jì)流程，不同于傳統(tǒng)信號(hào)的處理方法以及需要重新考慮的因素;然后，結(jié)合在此領(lǐng)域的實(shí)際設(shè)計(jì)經(jīng)驗(yàn)，給出了具體應(yīng)對(duì)5Gbps以上的高速差分信號(hào)仿真方法的實(shí)踐技巧，可作為讀者在實(shí)際工作中的指導(dǎo)原則。

第5篇(第8章)結(jié)束與思考

本部分內(nèi)容是筆者關(guān)于從事高速電路設(shè)計(jì)的心得和對(duì)技術(shù)發(fā)展的展望。

書中出現(xiàn)這個(gè)標(biāo)記的地方，是提醒讀者注意的閱讀重點(diǎn)，或者實(shí)踐經(jīng)驗(yàn)與技巧。

1. 介紹目前流行的DDR2或DDR3的設(shè)計(jì)方法和難點(diǎn)，以及如何利用現(xiàn)有的仿真工具完成對(duì)DDR系統(tǒng)的仿真和驗(yàn)證工作。

2.結(jié)合HyperLynx的PI工具，詳細(xì)講述如何使用HyperLynx進(jìn)行電源系統(tǒng)仿真的方法和流程，以及前仿和后仿的實(shí)施步驟。

3.介紹目前流行的高速差分串行技術(shù)背景、信號(hào)特點(diǎn)和系統(tǒng)設(shè)計(jì)難度、仿真方法，以及豐富實(shí)踐案例和經(jīng)驗(yàn)。

電路設(shè)計(jì)，尤其是現(xiàn)代高速電路系統(tǒng)的設(shè)計(jì)，是一個(gè)隨著電子技術(shù)的發(fā)展而日新月異的工作，具有很強(qiáng)的趣味性，也具有相當(dāng)?shù)奶魬?zhàn)性。本書的目的是要使電子系統(tǒng)設(shè)計(jì)工程師們能夠更好地掌握高速電路系統(tǒng)設(shè)計(jì)的方法和技巧，跟上行業(yè)發(fā)展要求。因此，本書由簡到難、由理論到實(shí)踐，以設(shè)計(jì)和仿真實(shí)例向讀者講解了信號(hào)/電源完整性的相關(guān)現(xiàn)象，如何使用EDA工具進(jìn)行高速電路系統(tǒng)設(shè)計(jì)，以及利用仿真分析對(duì)設(shè)計(jì)進(jìn)行指導(dǎo)和驗(yàn)證。此書的所有實(shí)例將在Mentor公司的HyperLynx相關(guān)工具中實(shí)現(xiàn)。

兩年前，我出版了一本名為《高速電路系統(tǒng)設(shè)計(jì)與仿真分析:Cadence實(shí)例設(shè)計(jì)詳解》的書。在該書中講述了如何使用Cadence工具進(jìn)行高速電路系統(tǒng)設(shè)計(jì)，以及利用仿真分析對(duì)設(shè)計(jì)進(jìn)行指導(dǎo)和驗(yàn)證。此書出版之后，得到了很多讀者積極的響應(yīng)，同時(shí)也得到了很多讀者建設(shè)性的反饋。其中有三條意見成為我再版此本書的重要理由:

? 在上一版的書中，所介紹的DDR設(shè)計(jì)技術(shù)略顯過時(shí)，無論是DDR技術(shù)本身，還是設(shè)計(jì)難度現(xiàn)在都已經(jīng)不具有挑戰(zhàn)性。在不到一年的時(shí)間里，DDR2技術(shù)得到了廣泛應(yīng)用，基本取代了原來的DDR地位，而且DDR3也越來越多地出現(xiàn)在各種產(chǎn)品中。因此很多讀者反映，希望能夠介紹目前流行的DDR2或DDR3的設(shè)計(jì)方法和難點(diǎn)，以及如何利用現(xiàn)有的仿真工具完成對(duì)DDR系統(tǒng)的仿真和驗(yàn)證工作。

? 對(duì)于電源完整性的仿真分析，業(yè)界一直停留在"指導(dǎo)"性的階段，沒有可以參照的工程可行的方法。因此，在本書中，結(jié)合HyperLynx的PI工具，詳細(xì)講述如何使用HyperLynx進(jìn)行電源系統(tǒng)仿真的方法和流程，以及前仿和后仿的實(shí)施步驟。

? 隨著高性能系統(tǒng)的發(fā)展，幾乎所有的高速數(shù)據(jù)接口都已經(jīng)采用差分串行信號(hào)體制，正如我上一版書的預(yù)計(jì)，6Gbps系統(tǒng)已經(jīng)普遍應(yīng)用，越來越多的廠商開始在設(shè)計(jì)中嘗試10Gbps技術(shù)。因此，在這本書中，希望介紹目前流行的高速差分串行技術(shù)的背景、信號(hào)特點(diǎn)和系統(tǒng)設(shè)計(jì)難度、仿真方法，以及豐富實(shí)踐案例和經(jīng)驗(yàn)。

誠然，在前一版書出版至今的一年時(shí)間之內(nèi)，DDR2技術(shù)已經(jīng)廣泛應(yīng)用于電子系統(tǒng)的各個(gè)領(lǐng)域，無論是高性能的大型電子系統(tǒng)還是精巧細(xì)致的手持設(shè)備。而高速差分信號(hào)的應(yīng)用也從一年前的5Gbps發(fā)展到了10Gbps，幾乎成為高速數(shù)據(jù)接口的唯一形式，成為目前越來越熱的設(shè)計(jì)話題。也正是因?yàn)樵谌绱烁叩男盘?hào)頻率下，信號(hào)的傳播特征以及分析方法都完全不同于GHz以下的低頻信號(hào)，因此，也確實(shí)有必要通過充實(shí)本書的內(nèi)容，把這項(xiàng)技術(shù)傳播給大家，讓更多的工程師能夠更快地掌握和應(yīng)用這項(xiàng)技術(shù)。

除了上述再版理由，還有一個(gè)來自我自身的動(dòng)力，就是通過上一版書的出版，以及和讀者的后續(xù)交流中發(fā)現(xiàn)，國內(nèi)的SI工程師正逐漸走向成熟，更多的工程師已經(jīng)不滿足于只是對(duì)于某個(gè)SI現(xiàn)象和處理方法的討論和學(xué)習(xí)，他們更渴望得到清晰的理論知識(shí)和技術(shù)背景，因此在這本書里對(duì)一些SI現(xiàn)象的技術(shù)背景內(nèi)容進(jìn)行了更多的補(bǔ)充。

本書將繼承前一版書的寫作風(fēng)格，在講解各項(xiàng)技術(shù)以及信號(hào)/電源完整性的相關(guān)現(xiàn)象的同時(shí)，盡量以設(shè)計(jì)和仿真實(shí)例向讀者展示所要說明的問題。但是和前一版書所不同的是，此書的所有實(shí)例將在Mentor公司的HyperLynx相關(guān)工具中實(shí)現(xiàn)。這樣做的目的有二:一是因?yàn)閼?yīng)廣大讀者的需求，對(duì)Mentor用戶群有所傾向;二是，Mentor的HyperLynx工具在高速電路的仿真分析中確實(shí)有獨(dú)特的優(yōu)勢。而且，從目前業(yè)界發(fā)展的狀態(tài)和趨勢來看，無論是國際化IT行業(yè)領(lǐng)軍的大公司、外企，還是國內(nèi)企業(yè)，已經(jīng)越來越多地拋棄原來的設(shè)計(jì)工具和流程，逐漸轉(zhuǎn)向Mentor的設(shè)計(jì)環(huán)境和工具鏈。由于我本人所具有的一些特殊信息渠道，故已經(jīng)看到或者感受到這種變化。

因此，從工程師的角度講，我也想提醒廣大電子行業(yè)的工程師，如果能敏銳地抓住機(jī)會(huì)，選擇主流EDA設(shè)計(jì)工具，同時(shí)也可以增加自身的行業(yè)競爭力。無論從技術(shù)角度還是讀者需求，此次的所有實(shí)例，都將基于Mentor的高速設(shè)計(jì)流程和環(huán)境。(關(guān)于Mentor的高速設(shè)計(jì)流程和工具變化以及發(fā)展趨勢，將在最后一章對(duì)技術(shù)發(fā)展的展望和心得交流中做比較詳細(xì)的介紹。)

邵鵬

2013年2月于北京

《信號(hào)完整性分析與設(shè)計(jì)》為電子信息與電氣學(xué)科規(guī)劃教材·電子信息科學(xué)與工程類專業(yè)。

《信號(hào)完整性分析與設(shè)計(jì)》以高速PCB/封裝為主要研究對(duì)象，輔之以典型的仿真示例，深入闡明電路中信號(hào)完整性(SI)、電源完整性(PI)和電磁完整性(EMI)三類性能分析技術(shù)。內(nèi)容側(cè)重于引導(dǎo)對(duì)高速電路原理的感悟和理解，注重培養(yǎng)工程師們對(duì)高速設(shè)計(jì)的直覺把握。

《信號(hào)完整性分析與設(shè)計(jì)》以深入淺出的方式，從系統(tǒng)及電路的高速效應(yīng)出發(fā)，對(duì)互連設(shè)計(jì)與完整性分析技術(shù)進(jìn)行全方位、多角度的透視;完整論述SI、PI和EMI間的相關(guān)機(jī)理和本質(zhì);著力揭示無源元件的物理及拓?fù)浣Y(jié)構(gòu)與復(fù)雜電氣性能之間的內(nèi)在聯(lián)系;附錄還介紹了高速信令和PI仿真技術(shù)。

書中介紹的技術(shù)可直接指導(dǎo)實(shí)際高速電路與系統(tǒng)的設(shè)計(jì)與分析，具有很強(qiáng)的工程實(shí)用性?！缎盘?hào)完整性分析與設(shè)計(jì)》的讀者覆蓋面廣，可以作為研究生學(xué)習(xí)廣義信號(hào)完整性的課程教材或參考書，也可以作為高速電路與系統(tǒng)設(shè)計(jì)師們的研發(fā)手冊與實(shí)踐指南。