閾值電壓

一個(gè)特定的晶體管的閾值電壓和很多因素有關(guān)，包括backgate的摻雜，電介質(zhì)的厚度，柵極材質(zhì)和電介質(zhì)中的過(guò)剩電荷。

閾值電壓背柵的摻雜

背柵（backgate）的摻雜是決定閾值電壓的主要因素。如果背柵摻雜越重，它就越難反轉(zhuǎn)。要反轉(zhuǎn)就要更強(qiáng)的電場(chǎng)，閾值電壓就上升了。MOS管的背柵摻雜能通過(guò)在介電層表面下的稍微的implant來(lái)調(diào)整。這種implant被叫做閾值調(diào)整implant（或Vt調(diào)整implant）?？紤]一下Vt調(diào)整implant對(duì)NMOS管的影響。如果implant是由受主組成的，那么硅表面就更難反轉(zhuǎn)，閾值電壓也升高了。如果implant是由施主組成的，那么硅表面更容易反轉(zhuǎn)，閾值電壓下降。如果注入的donors夠多，硅表面實(shí)際上就反向摻雜了。這樣，在零偏置下就有了一薄層N型硅來(lái)形成永久的溝道（channel）。隨著柵極偏置電壓的上升，溝道變得越來(lái)越強(qiáng)的反轉(zhuǎn)。隨著柵極偏置電壓的下降，溝道變的越來(lái)越弱，最后消失了。這種NMOS管的閾值電壓實(shí)際上是負(fù)的。這樣的晶體管稱為耗盡模式NMOS，或簡(jiǎn)單的叫做耗盡型NMOS。相反，一個(gè)有正閾值電壓的的NMOS叫做增強(qiáng)模式NMOS，或增強(qiáng)型NMOS。絕大多數(shù)商業(yè)化生產(chǎn)的MOS管是增強(qiáng)型器件，但也有一些應(yīng)用場(chǎng)合需要耗盡型器件。耗盡型PMOS也能被生產(chǎn)出來(lái)。這樣的器件的閾值電壓是正的。耗盡型的器件應(yīng)該盡量的被明確的標(biāo)識(shí)出來(lái)。不能靠閾值電壓的正負(fù)符號(hào)來(lái)判斷，因?yàn)橥ǔＴS多工程師忽略閾值電壓的極性。因此，應(yīng)該說(shuō)“閾值電壓為0.7V的耗盡型PMOS”而不是閾值電壓為0.7V的PMOS。很多工程師會(huì)把后者解釋為閾值電壓為-0.7V的增強(qiáng)型PMOS而不是閾值電壓為 0.7V的耗盡型PMOS。明白無(wú)誤的指出是耗盡型器件可以省掉很多誤會(huì)的可能性。

閾值電壓電介質(zhì)

電介質(zhì)在決定閾值電壓方面也起了重要作用。厚電介質(zhì)由于比較厚而削弱了電場(chǎng)。所以厚電介質(zhì)使閾值電壓上升，而薄電介質(zhì)使閾值電壓下降。理論上，電介質(zhì)成分也會(huì)影響電場(chǎng)強(qiáng)度。而實(shí)際上，幾乎所有的MOS管都用純二氧化硅作為gate dielectric。這種物質(zhì)可以以極純的純度和均勻性生長(zhǎng)成非常薄的薄膜；其他物質(zhì)跟它都不能相提并論。因此其他電介質(zhì)物質(zhì)只有很少的應(yīng)用。（也有用高介電常數(shù)的物質(zhì)比如氮化硅作為gate dielectric的器件。有些作者把所有的MOS類晶體管，包括非氧化物電介質(zhì)，稱為insulated-gate field effect transistor（IGFET））

閾值電壓柵極的物質(zhì)成分

柵極（gate）的物質(zhì)成分對(duì)閾值電壓也有所影響。如上所述，當(dāng)GATE和BACKGATE短接時(shí)，電場(chǎng)就施加在gate oxide上。這主要是因?yàn)镚ATE和BACKGATE物質(zhì)之間的work function差值造成的。大多數(shù)實(shí)際應(yīng)用的晶體管都用重?fù)诫s的多晶硅作為gate極。改變多晶硅的摻雜程度就能控制它的work function。

閾值電壓介電層與柵極界面上過(guò)剩的電荷

GATE OXIDE或氧化物和硅表面之間界面上過(guò)剩的電荷也可能影響閾值電壓。這些電荷中可能有離子化的雜質(zhì)原子，捕獲的載流子，或結(jié)構(gòu)缺陷。電介質(zhì)或它表面捕獲的電荷會(huì)影響電場(chǎng)并進(jìn)一步影響閾值電壓。如果被捕獲的電子隨著時(shí)間，溫度或偏置電壓而變化，那么閾值電壓也會(huì)跟著變化。2100433B

如MOS管，當(dāng)器件由耗盡向反型轉(zhuǎn)變時(shí)，要經(jīng)歷一個(gè) Si 表面電子濃度等于空穴濃度的狀態(tài)。此時(shí)器 件處于臨界導(dǎo)通狀態(tài)，器件的柵電壓定義為閾值電壓，它是MOSFET的重要參數(shù)之一 。MOS管的閾值電壓等于背柵（backgate）和源極（source）接在一起時(shí)形成溝道（channel）需要的柵極（gate）對(duì)source偏置電壓。如果柵極對(duì)源極偏置電壓小于閾值電壓，就沒(méi)有溝道（channel）。

包裝清單

晶體管閾值電壓（Threshold voltage）：

場(chǎng)效應(yīng)晶體管（FET）的閾值電壓就是指耗盡型FET的夾斷電壓與增強(qiáng)型FET的開啟電壓。

（1）對(duì)于JFET：

對(duì)于長(zhǎng)溝道JFET，一般只有耗盡型的器件；SIT（靜電感應(yīng)晶體管）也可以看成為一種短溝道JFET，該器件就是增強(qiáng)型的器件。

（2）對(duì)于MOSFET：

*增強(qiáng)型MOSFET的閾值電壓VT是指剛剛產(chǎn)生出溝道(表面強(qiáng)反型層)時(shí)的外加?xùn)烹妷骸?

①對(duì)于理想的增強(qiáng)型MOSFET（即系統(tǒng)中不含有任何電荷狀態(tài)，在柵電壓Vgs = 0時(shí)，半導(dǎo)體表面的能帶為平帶狀態(tài)），閾值電壓可給出為VT = ( SiO2層上的電壓Vi ) 2ψb = －[2εεo q Na ( 2ψb )] / Ci 2ψb ,式中Vi ≈ (耗盡層電荷Qb) / Ci，Qb =－( 2εεo q Na [ 2ψb ] )，Ci是單位面積的SiO2電容，ψb是半導(dǎo)體的Fermi勢(shì)（等于本征Fermi能級(jí)Ei與Ef之差）。

②對(duì)于實(shí)際的增強(qiáng)型MOSFET，由于金屬-半導(dǎo)體功函數(shù)差φms 和Si-SiO2系統(tǒng)中電荷的影響, 在Vgs = 0時(shí)半導(dǎo)體表面能帶即已經(jīng)發(fā)生了彎曲，從而需要另外再加上一定的電壓——“平帶電壓”才能使表面附近的能帶與體內(nèi)拉平。

因?yàn)榻饘?半導(dǎo)體的功函數(shù)差可以用Fermi勢(shì)來(lái)表示:φms = (柵金屬的Fermi勢(shì)ψG )－(半導(dǎo)體的Fermi勢(shì)ψB ) ,ψb = ( kT/q ) ln(Na/ni) ，對(duì)多晶硅柵電極(通常是高摻雜)，ψg≈±0.56 V [ 用于p型, －用于n型柵]。而且SiO2/Si 系統(tǒng)內(nèi)部和界面的電荷的影響可用有效界面電荷Qf表示。從而可給出平帶電壓為 Vfb = φms－Qf /Ci 。

所以，實(shí)際MOSFET的閾值電壓為VT = －[2εεo q Na ( 2ψb )] /Ci 2ψb φms－Qf /Ci 。

進(jìn)一步，若當(dāng)半導(dǎo)體襯底還加有反向偏壓Vbs時(shí)，則將使溝道下面的耗盡層寬度有一定的增厚, 從而使閾值電壓變化為：VT = －[2εεo q Na ( 2ψb Vbs )] /Ci 2ψb φms－Qf /Ci 。

在制造MOSFET時(shí)，為了獲得所需要的VT值和使VT值穩(wěn)定，就需要采取若干有效的技術(shù)措施；這里主要是控制Si-SiO2系統(tǒng)中電荷Qf ：其中的固定正電荷(直接影響到VT值的大小) 與半導(dǎo)體表面狀態(tài)和氧化速度等有關(guān)(可達(dá)到<1012/cm2); 而可動(dòng)電荷 (影響到VT值的穩(wěn)定性) 與Na 等的沾污有關(guān)。因此特別需要注意在氧化等高溫工藝過(guò)程中的清潔度。

*耗盡型MOSFET的閾值電壓VT是指剛好夾斷溝道時(shí)的柵極電壓。情況與增強(qiáng)型器件的類似。

（3）對(duì)于BJT，閾值電壓VTB是指輸出電流Ic等于某一定值Ict (如1mA) 時(shí)的Vbe值。由VTB = (kT/q) ln(Ict/Isn) 得知：a)凡是能導(dǎo)致Ic發(fā)生明顯變化的因素 (如摻雜濃度和結(jié)面積等)，卻對(duì)VTB影響不大，則BJT的VTB可控性較好；b) VTB 對(duì)于溫度很敏感，將隨著溫度的升高而靈敏地降低，則可用VTB值來(lái)感測(cè)溫度。 2100433B