陣列處理器

陣列處理器從PE互連結(jié)構(gòu)的角度可以分成四種原型 ：

• 線性陣列處理器（LAP，LinearArrayProcessor）

• 方形陣列處理器（SAP，SquareArrayProcessor）

• 金字塔型處理器（PYR，PYRamid）

• 超立方體處理器（HPR，HyPeRcube）。

其中，方形陣列處理器看起來(lái)更加符合圖像的2維結(jié)構(gòu)，但是，前人的一些研究發(fā)現(xiàn)，在PE數(shù)量相同的前提下，LAP的計(jì)算效率和數(shù)據(jù)吞吐率不比SAP少，而且前者具有更小的硬件開(kāi)銷。

1971年發(fā)明的處理器芯片起著定義計(jì)算機(jī)的作用，從此，計(jì)算機(jī)是按照處理器芯片的發(fā)展而演變的，是芯片上的計(jì)算機(jī)，處理器芯片的ISA(Instruction Set Architecture，指令集架構(gòu))已是國(guó)外的一統(tǒng)天下。1987年人們提出了系統(tǒng)芯片(SoC)的概念，研究如何將計(jì)算機(jī)的系統(tǒng)設(shè)計(jì)都轉(zhuǎn)移到系統(tǒng)芯片設(shè)計(jì)上來(lái)，將起到換代的作用。系統(tǒng)芯片已有總線互連的MP(Multi－Processor，多處理器)系統(tǒng)芯片與網(wǎng)絡(luò)互連的AP(ArrayProcessor，陣列處理器)系統(tǒng)芯片，但 A P 系 統(tǒng) 芯 片 還 沒(méi) 有 發(fā) 展 到 成 熟的階段，給我國(guó)的芯片設(shè)計(jì)提供了一 次 競(jìng) 爭(zhēng) 的 機(jī) 會(huì) 。 因 此 ， 我 們 對(duì)MPP(Massively Parallel Processing，大規(guī)模并行處理)系統(tǒng)芯片體系結(jié)構(gòu)進(jìn)行了研究?，F(xiàn)在，又從數(shù)據(jù)流動(dòng)的計(jì)算模式、并行計(jì)算的陣列芯片、應(yīng)用演變的數(shù)學(xué)技術(shù)、以及硅基芯片的制造技術(shù)等4個(gè)方面的統(tǒng)一，研究了陣列處理器系統(tǒng)芯片的發(fā)展問(wèn)題，提出了如何設(shè)計(jì)一種統(tǒng)一體系結(jié)構(gòu)的陣列處理器系統(tǒng)芯片，簡(jiǎn)稱APU (Array Processing for Unification architecture，統(tǒng)一體系結(jié)構(gòu)的陣列處理器)系統(tǒng)芯片 。

陣列處理器數(shù)據(jù)流動(dòng)計(jì)算模式的統(tǒng)一

1935年的圖靈抽象機(jī)定義了控制數(shù)據(jù)流動(dòng)而完成計(jì)算的計(jì)算模式，現(xiàn)在已形成了指令流、數(shù)據(jù)流與構(gòu)令流三種控制數(shù)據(jù)流動(dòng)的計(jì)算模式?，F(xiàn)在流行的控制數(shù)據(jù)流動(dòng)的計(jì)算模式主要是馮·諾依曼的指令流計(jì)算模式，有SISD、SIMD、MISD與MIMD四種體系結(jié)構(gòu)的指令流計(jì)算模式。但現(xiàn)在的單核/多核/眾核芯片，只實(shí)現(xiàn)了SISD的指令流計(jì)算模式，以及MMX[SIMD]，流水線[MISD]，VLIW[MIMD]等低并行計(jì)算度的指令流計(jì)算模式。由于SIMD的指令流計(jì)算模式最適合圖像處理算法，SIMD體系結(jié)構(gòu)的處理器與計(jì)算機(jī)早已得到了發(fā)展。數(shù)據(jù)流計(jì)算模式是采用電路設(shè)計(jì)的ASIC/ASSP芯片，或者是靜態(tài)重構(gòu)的FPGA芯片實(shí)現(xiàn)的，而構(gòu)令流計(jì)算模式是通過(guò)可重構(gòu)的RCDevice (ReConfigurable Device)芯片實(shí)現(xiàn)的，它們的計(jì)算效率高，應(yīng)用的設(shè)計(jì)門檻也高，沒(méi)有程序設(shè)計(jì)的靈活性，芯片的品種多。因此，我們研究并實(shí)現(xiàn)了MISD/MIMD的指令流計(jì)算模式，它不僅具有數(shù)據(jù)流/構(gòu)令流計(jì)算模式的計(jì)算高效性，而且具有程序設(shè)計(jì)的靈活性，應(yīng)用的設(shè)計(jì)門檻低，芯片的品種少等。計(jì)算模式的統(tǒng)一就是用MISD/MIMD的指令流計(jì)算模式，取代沒(méi)有程序設(shè)計(jì)靈活性的數(shù)據(jù)流/構(gòu)令流計(jì)算模式，使所有計(jì)算統(tǒng)一成指令流計(jì)算模式。

陣列處理器并行計(jì)算陣列芯片的統(tǒng)一

從并行計(jì)算來(lái)看，有任務(wù)級(jí)并行計(jì)算、數(shù)據(jù)級(jí)并行計(jì)算、操作級(jí)并行計(jì)算與指令級(jí)并行計(jì)算的陣列芯片?，F(xiàn)在的MPP計(jì)算機(jī)主要是按任務(wù)級(jí)并行(TLP，Task Level Parallel)完成計(jì)算的；是采用單核/多核/眾核芯片實(shí)現(xiàn)的。單核/多核/眾核芯片正在向TLP計(jì)算的MP系統(tǒng)芯片與AP系統(tǒng)芯片演變，TLP計(jì)算是將任務(wù)(進(jìn)程/線程)映射到核(處理器)上完成計(jì)算的，是一種MPMD的計(jì)算。由于任務(wù)(進(jìn)程/線程)之間存在同步與互斥問(wèn)題，TLP計(jì)算的效率低、編程復(fù)雜。數(shù)據(jù)級(jí)并行(DLP，Data Level Parallel)計(jì)算是按SIMD模式完成的計(jì)算，主要是采用指令流計(jì)算模式中的SIMD體系結(jié)構(gòu)實(shí)現(xiàn)的，已有GPU等系統(tǒng)芯片，以及GPU或者是CPU GPU的MPP計(jì)算機(jī)。操作級(jí)并行(OLP，Operation Level Parallel)計(jì)算是在數(shù)據(jù)流計(jì)算模式的ASIC/ASSP/FPGA陣列芯片，與構(gòu)令流計(jì)算模式的RCDevice的陣列芯片上完成并行計(jì)算的，沒(méi)有程序設(shè)計(jì)(改變)的靈活性?？茖W(xué)和藝術(shù)都是用來(lái)探索4維的時(shí)空關(guān)系的，APU系統(tǒng)芯片是采用PE(Processing Element)之間的鄰接(abutting)技術(shù)，探索4維的時(shí)空并行計(jì)算關(guān)系的，實(shí)現(xiàn)DLP計(jì)算與指令級(jí)并行(ILP，Instruction Level Parallel)計(jì)算的。陣列芯片的統(tǒng)一就是SIMD的DLP計(jì)算與MISD/MIMD的ILP計(jì)算，是采用處理元之間鄰接互連(Abutting)的APU系統(tǒng)芯片統(tǒng)一實(shí)現(xiàn)的。

陣列處理器應(yīng)用演變數(shù)學(xué)技術(shù)的統(tǒng)一

計(jì)算科學(xué)是源于數(shù)學(xué)思維與工程思維的“數(shù)學(xué)技術(shù)”，它改變了人們的思維方式。芯片集成度按照摩爾預(yù)言速度上升的結(jié)果，在高性能計(jì)算、網(wǎng)絡(luò)化計(jì)算與嵌入式計(jì)算的應(yīng)用演變中，數(shù)學(xué)技術(shù)促進(jìn)了計(jì)算機(jī)的新發(fā)展。高性能計(jì)算機(jī)主要是通過(guò)模擬幫助人類了解世界與創(chuàng)造世界的，有地球模擬機(jī)、藍(lán)色風(fēng)暴、宇宙計(jì)算機(jī)、密碼破譯機(jī)與武器模擬機(jī)等。這些計(jì)算機(jī)的名稱就說(shuō)明了它們的應(yīng)用演變，都需要通過(guò)數(shù)學(xué)技術(shù)建立很復(fù)雜的數(shù)學(xué)模型，以及實(shí)驗(yàn)或觀測(cè)的數(shù)據(jù)庫(kù)。模擬的核心就是建立一個(gè)與真實(shí)或者虛擬系統(tǒng)相關(guān)的數(shù)學(xué)模型，通過(guò)數(shù)學(xué)模型與數(shù)據(jù)庫(kù)探討對(duì)高性能計(jì)算機(jī)體系結(jié)構(gòu)的影響。網(wǎng)絡(luò)化計(jì)算的通信作用是非常成功的，從根本上改變了世界的信息基礎(chǔ)設(shè)施?，F(xiàn)在，隨應(yīng)用演變的數(shù)學(xué)技術(shù)，使計(jì)算機(jī)網(wǎng)絡(luò)的作用已從通信作用，發(fā)展到資源共享的服務(wù)作用，叫做網(wǎng)絡(luò)計(jì)算(Net-Centric Computing)/網(wǎng)格計(jì)算(Grid Computing)與網(wǎng)絡(luò)存儲(chǔ)。在高性能并行計(jì)算與大容量存儲(chǔ)系統(tǒng)的支持下，云計(jì)算與SaaS(Software as a Service，Storage as a Service，軟件即服務(wù)，存儲(chǔ)即服務(wù))或HaaS( Hardware as a Service，硬件即服務(wù))等數(shù)學(xué)技術(shù)使下一代數(shù)據(jù)中心將扮演“數(shù)據(jù)電廠”與“數(shù)據(jù)銀行”的服務(wù)角色。

嵌入式計(jì)算是一種計(jì)算技術(shù)與物理世界相結(jié)合的服務(wù)模式，有人叫做具體化與物理化應(yīng)用，模擬了人類與物理世界交互的形式，成了有傳感器(模擬人的視覺(jué)、聽(tīng)覺(jué)與感覺(jué)等)與執(zhí)行機(jī)構(gòu)(模擬人的四肢)的計(jì)算機(jī)，并通過(guò)隨應(yīng)用演變的數(shù)學(xué)技術(shù)，讓工業(yè)機(jī)器能像人一樣自主工作。雖然現(xiàn)在人工智能的數(shù)學(xué)技術(shù)只使機(jī)器人有了邏輯思維能力、部分形象思維能力，基本沒(méi)有創(chuàng)造思維能力，但為機(jī)器人研究帶來(lái)了有創(chuàng)見(jiàn)的方法。從形狀來(lái)說(shuō)，有人形機(jī)器人與非人形機(jī)器人。而美國(guó)國(guó)防部的變形機(jī)器人就是要通過(guò)隨應(yīng)用演變的數(shù)學(xué)技術(shù)，使機(jī)器人具有自組裝能力，可保證機(jī)器人能成功地登上星球表面。從功能實(shí)現(xiàn)方法來(lái)說(shuō)，有人工方法與自然的仿生方法。人工方法的機(jī)器人有手術(shù)機(jī)器人、自動(dòng)駕駛機(jī)器人等。仿生方法的機(jī)器人有氣流發(fā)音的機(jī)器人、重力行走機(jī)器人、化學(xué)機(jī)器人、神經(jīng)元機(jī)器人、情感機(jī)器人、模擬生物進(jìn)化過(guò)程的機(jī)器人、以及分子機(jī)器人等，仿生方法使隨應(yīng)用演變的數(shù)學(xué)技術(shù)的計(jì)算日益自然化。計(jì)算技術(shù)的飛速發(fā)展，也體現(xiàn)在編程語(yǔ)言的演變上，從最早的Basic到Algol，再到Fortran，以及現(xiàn)在的接近匯編語(yǔ)言的C語(yǔ)言。數(shù)學(xué)技術(shù)最后是通過(guò)匯編語(yǔ)言映射到計(jì)算機(jī)上完成計(jì)算的。匯編語(yǔ)言的優(yōu)點(diǎn)是程序質(zhì)量高，缺點(diǎn)是可讀性差，沒(méi)有兼容性，是不統(tǒng)一的。因此，APU系統(tǒng)芯片的ISA不是用助記憶符的匯編語(yǔ)言描述的，而是采用了一種面向數(shù)學(xué)技術(shù)也面向指令定義的映射語(yǔ)言描述ISA的，簡(jiǎn)稱M語(yǔ)言(Mapping/MiddleLanguage)。數(shù)學(xué)技術(shù)是統(tǒng)一到映射語(yǔ)言上，以提高程序的復(fù)用性的。

陣列處理器硅基芯片的制造技術(shù)的統(tǒng)一

量子計(jì)算與生物計(jì)算還處于探索階段，現(xiàn)在的計(jì)算機(jī)是采用硅基芯片制造技術(shù)實(shí)現(xiàn)的。人們預(yù)計(jì)硅基芯片的制造技術(shù)到2016年將接近其發(fā)展極限，需要尋找新的技術(shù)突破。例如，通過(guò)擴(kuò)大芯片面積是提高芯片集成度的一種新途徑，就是圓片規(guī)模集成(WSI，Wafer Scale Integration)技術(shù)。又例如，混合集成電路是一種小型化、高性能和高可靠的互連封裝手段，國(guó)內(nèi)將其稱為二次集成技術(shù)。1993年美國(guó)佐治亞理工學(xué)院提出了將SoC芯片、MEMS芯片、以及無(wú)源元件二次集成在一起的SoP(SystemonPackage，系統(tǒng)級(jí)封裝)的概念。按摩爾定律發(fā)展的IC芯片僅占一個(gè)系統(tǒng)的10%的體積，而SoP則解決了系統(tǒng)中90%的體積。特別是2007年Intel公司率先具備了45nm硅基芯片的生產(chǎn)能力，使半導(dǎo)體產(chǎn)業(yè)進(jìn)入了“材料推動(dòng)革命”的時(shí)代。集成度高達(dá)近20億晶體管的32nm芯片接近實(shí)用。

為了解決深亞微米技術(shù)的“紅墻”問(wèn)題與嵌入式應(yīng)用的小型化問(wèn)題，硅基芯片的TSV三維集成制造技術(shù)得到了發(fā)展。IBM、Intel與Samsung等都采用了TSV(Through-Silicon-Via，硅穿孔封裝)的三維集成技術(shù)。據(jù)IBM稱，TSV技術(shù)能使芯片數(shù)據(jù)所需要的傳輸距離縮短1000倍，連線數(shù)目增加100倍，功耗低達(dá)20%。IBM將把TSV技術(shù)應(yīng)用到無(wú)線通信芯片、電源處理器、BlueGene超級(jí)計(jì)算機(jī)芯片和高帶寬內(nèi)存中。我國(guó)2006年全國(guó)科學(xué)大會(huì)提出的“十六專項(xiàng)”體現(xiàn)了芯片設(shè)計(jì)、制造與應(yīng)用的產(chǎn)業(yè)鏈特點(diǎn)。在“十六專項(xiàng)”的戰(zhàn)略任務(wù)的牽引下，有望使我國(guó)的芯片技術(shù)跟上“摩爾預(yù)言”的發(fā)展步伐。制造技術(shù)的統(tǒng)一就是指三維集成的TSV技術(shù)的統(tǒng)一，以實(shí)現(xiàn)嵌入式計(jì)算機(jī)小型化與解決深亞微米的RedbrickWall(紅墻)問(wèn)題；也是提高我國(guó)芯片制造能力的必經(jīng)之路。從設(shè)計(jì)上講，APU系統(tǒng)芯片的陣列體系結(jié)構(gòu)，以及傳感器、顯示器與存儲(chǔ)器等芯片都是陣列的，是正好適合于TSV技術(shù)的應(yīng)用的 。

第一種是 IDE陣列卡 ，以前主要用在一些數(shù)據(jù)重要或要接很多個(gè)硬盤的服務(wù)器與工作站電腦中，可以支持 RAID 0、1、0 1、3、5。 現(xiàn)基本上已經(jīng)淘汰了。

第二種是 SATA陣列卡，主要作用于大容量數(shù)據(jù)存儲(chǔ)、網(wǎng)吧、數(shù)據(jù)安全等服務(wù)器領(lǐng)域，同時(shí)一些低端卡也滿足了一些家用客戶的需求，能夠支持 RAID 0、1、0 1、5 、6。

第三種是 SCSI陣列卡 使用在高端工作站或者是服務(wù)器中，可以支持很多塊SCSI接口的硬盤。能夠支持RAID 0、1、0 1、3、5 。這種陣列卡性能很好速度很快 當(dāng)然價(jià)格也比較高。不過(guò)，現(xiàn)基本上已經(jīng)淘汰了。

第四種是 SAS陣列卡 主要使用在一些高端工作站與服務(wù)器中，已經(jīng)取代了昔日的SCSI接口，并且可以兼容SATA接口硬盤，能夠支持 RAID 0、1、0 1、5 、50、6、60。

• CABGA：Chip Array Ball Grid Array，芯片陣列BGA。

• CBGA和PBGA代表BGA所附著的基底材料為陶瓷（Ceramic）或塑料（Plastic）。

• CTBGA：Thin Chip Array Ball Grid Array，薄芯片陣列BGA。

• CVBGA：Very Thin Chip Array Ball Grid Array，特薄芯片陣列BGA。

• DSBGA：Die-Size Ball Grid Array，晶粒尺寸型BGA。

• FBGA：Fine Ball Grid Array 建構(gòu)在BGA技術(shù)上。其具備更細(xì)的接點(diǎn)，且主要用在系統(tǒng)單芯片設(shè)計(jì)，也就是Altera公司所稱的FineLine BGA。與Fortified BGA有所不同。

• FCmBGA：Flip Chip Molded Ball Grid Array，覆晶鑄模BGA。

• LBGA：Low-profile Ball Grid Array，薄型BGA。

• LFBGA：Low-profile Fine-pitch Ball Grid Array，薄型細(xì)間距BGA。

• MBGA：Micro Ball Grid Array，微型BGA。

• MCM-PBGA：Multi-Chip Module Plastic Ball Grid Array，多芯片模組塑料BGA。

• PBGA：Plastic Ball Grid Array，塑料型BGA。

• SuperBGA (SBGA)：Super Ball Grid Array，超級(jí)BGA。

• TABGA：Tape Array BGA，載帶陣列BGA。

• TBGA：Thin BGA，薄型BGA。

• TEPBGA：Thermally Enhanced Plastic Ball Grid Array，熱強(qiáng)化塑料型BGA。

• TFBGA：Thin and Fine Ball Grid Array，薄型精細(xì)BGA。

• UFBGA或UBGA：Ultra Fine Ball Grid Array，極精細(xì)BGA。

為了容易使用球柵陣列裝置，大部分的BGA封裝件僅在封裝外圍有錫球，而內(nèi)部方形區(qū)域均留空。

Intel使用稱作BGA1的封裝法在他們的Pentium II和早期的Celeron行動(dòng)型處理器上。BGA2為Intel在其Pentium III的封裝法以及一些較晚期的Celeron行動(dòng)型處理器上。BGA2也就是所稱的FCBGA-479，用來(lái)取代它上一代的BGA1技術(shù) 。

例如，“微型覆晶球柵陣列”（Micro Flip Chip Ball Grid Array，以下稱Micro-FCBGA）為Intel的BGA鑲嵌方法供采用覆晶接合技術(shù)的行動(dòng)型處理器。此技術(shù)被采用在代號(hào)Coppermine的行動(dòng)型Celeron處理器。Micro-FCBGA具有479顆錫球，直徑0.78mm。 處理器透過(guò)焊接錫球方式，黏著在主板上，比起針柵陣列插槽配置法還要更輕薄，但不可移除。

479顆錫球的Micro-FCBGA封裝（幾乎與478針腳可插入式Micro-FCPGA封裝法相同）配置出六道外圍1.27mm間距（每英寸間距內(nèi)有20顆錫球）構(gòu)成26x26方柵，其內(nèi)部有14x14區(qū)域是留空的。