主存儲器

指標(biāo)含義表現(xiàn)單位

存儲容量在一個存儲器中可以容納的存儲單元總數(shù)存儲空間的大小 字?jǐn)?shù)，字節(jié)數(shù)

存取時間啟動到完成一次存儲器操作所經(jīng)歷的時間 主存的速度 ns

存儲周期連續(xù)啟動兩次操作所需間隔的最小時間 主存的速度 ns

存儲器帶寬單位時間里存儲器所存取的信息量, 它是衡量數(shù)據(jù)傳輸速率的重要技術(shù)指標(biāo)，單位是b∕s( 位/秒)或B∕S(字節(jié)/秒)。

存放一個機(jī)器字的存儲單元，通常稱為字存儲單元，相應(yīng)的單元地址叫字地址。而存放一個字節(jié)的單元，稱為字節(jié)存儲單元，相應(yīng)的地址稱為字節(jié)地址。如果計算機(jī)中可編址的最小單位是字存儲單元，則該計算機(jī)稱為按字編址的計算機(jī)。如果計算機(jī)中可編址的最小單

位是字節(jié)，則該計算機(jī)稱為按字節(jié)編址的計算機(jī)。一個機(jī)器字可以包含數(shù)個字節(jié)，所以一個存儲單元也可以包含數(shù)個能夠單獨編址的字節(jié)地址。例如，PDP-11系列計算機(jī)，一個16位二進(jìn)制的字存儲單元可存放兩個字節(jié)，可以按字地址尋址，也可以按字節(jié)地址尋址。當(dāng)用字節(jié)地址尋址時，16位的存儲單元占兩個字節(jié)地址。

在一個存儲器中容納的存儲單元總數(shù)通常稱為該存儲器的存儲容量。存儲容量用字?jǐn)?shù)或字節(jié)數(shù)(B)來表示，如64K字，512KB，10MB。外存中為了表示更大的存儲容量，采用MB，GB，TB等單位。其中1KB=2^10B，1MB=2^20B，1GB=2^30B，1TB=2^40B。B表示字節(jié)，一個字節(jié)定義為8個二進(jìn)制位，所以計算機(jī)中一個字的字長通常為8的倍數(shù)。存儲容量這一概念反映了存儲空間的大小。

又稱存儲器訪問時間或讀∕寫時間，是指從啟動一次存儲器操作到完成該操作所經(jīng)歷的時間。具體講，從一次讀操作命令發(fā)出到該操作完成，將數(shù)據(jù)讀入數(shù)據(jù)緩沖寄存器為止所經(jīng)歷的時間，即為存儲器存取時間。

是指連續(xù)啟動兩次獨立的存儲器操作(如連續(xù)兩次讀操作)所需間隔的最小時間。通常，存儲周期略大于存儲時間，其時間單位為ns

RAM是構(gòu)成內(nèi)存的主要部分，其內(nèi)容可以根據(jù)需要隨時按地址讀出或?qū)懭?，以某種電觸發(fā)器的狀態(tài)存儲，斷電后信息無法保存，用于暫存數(shù)據(jù)，又可分為DRAM和SRAM兩種。RAM一般使用動態(tài)半導(dǎo)體存儲器件(DRAM)。因為CPU工作的速度比RAM的讀寫速度快，所以CPU讀寫RAM時需要花費時間等待，這樣就使CPU的工作速度下降。人們?yōu)榱颂岣逤PU讀寫程序和數(shù)據(jù)的速度，在RAM和CPU之間增加了高速緩存(Cache)部件。Cache的內(nèi)容是隨機(jī)存儲器(RAM)中部分存儲單元內(nèi)容的副本。

ROM是只讀存儲器，出廠時其內(nèi)容由廠家用掩膜技術(shù)寫好，只可讀出，但無法改寫。信息已固化在存儲器中，一般用于存放系統(tǒng)程序BIOS和用于微程序控制。

PROM是可編程ROM，只能進(jìn)行一次寫入操作(與ROM相同)，但是可以在出廠后，由用戶使用特殊電子設(shè)備進(jìn)行寫入。

EPROM是可擦除的PROM，可以讀出，也可以寫入。但是在一次寫操作之前必須用紫外線照射，以擦除所有信息，然后再用EPROM編程器寫入，可以寫多次。

EEPROM是電可擦除PROM，與EPROM相似，可以讀出也可寫入，而且在寫操作之前，不需要把以前內(nèi)容先擦去，能夠直接對尋址的字節(jié)或塊進(jìn)行修改。

閃速存儲器(Flash Memory)，其特性介于EPROM與EEPROM之間。閃速存儲器也可使用電信號進(jìn)行快速刪除操作，速度遠(yuǎn)快于EEPROM。但不能進(jìn)行字節(jié)級別的刪除操作，其集成度高于EEPROM。

主存儲器一般采用半導(dǎo)體存儲器，與輔助存儲器相比有容量小、讀寫速度快、價格高等特點。計算機(jī)中的主存儲器主要由存儲體、控制線路、地址寄存器、數(shù)據(jù)寄存器和地址譯碼電路五部分組成。

從70年代起，主存儲器已逐步采用大規(guī)模集成電路構(gòu)成。用得最普遍的也是最經(jīng)濟(jì)的動態(tài)隨機(jī)存儲器芯片(DRAM)。1995年集成度為64Mb(可存儲400萬個漢字)的DRAM芯片已經(jīng)開始商業(yè)性生產(chǎn)，16MbDRAM芯片已成為市場主流產(chǎn)品。DRAM芯片的存取速度適中，一般為50~70ns。有一些改進(jìn)型的DRAM，如EDO DRAM(即擴(kuò)充數(shù)據(jù)輸出的DRAM)，其性能可較普通DRAM提高10%以上，又如SDRAM(即同步DRAM)，其性能又可較EDO DRAM提高10%左右。1998年SDRAM的后繼產(chǎn)品為SDRAMⅡ(或稱DDR，即雙倍數(shù)據(jù)速率)的品種已上市。在追求速度和可靠性的場合，通常采用價格較貴的靜態(tài)隨機(jī)存儲器芯片(SRAM)，其存取速度可以達(dá)到了1~15ns。無論主存采用DRAM還是SRAM芯片構(gòu)成，在斷電時存儲的信息都會"丟失"，因此計算機(jī)設(shè)計者應(yīng)考慮發(fā)生這種情況時，設(shè)法維持若干毫秒的供電以保存主存中的重要信息，以便供電恢復(fù)時計算機(jī)能恢復(fù)正常運行。鑒于上述情況，在某些應(yīng)用中主存中存儲重要而相對固定的程序和數(shù)據(jù)的部分采用"非易失性"存儲器芯片(如EPROM，快閃存儲芯片等)構(gòu)成;對于完全固定的程序，數(shù)據(jù)區(qū)域甚至采用只讀存儲器(ROM)芯片構(gòu)成;主存的這些部分就不怕暫時供電中斷，還可以防止病毒侵入。

主存儲器(Main memory)，簡稱主存。是計算機(jī)硬件的一個重要部件，其作用是存放指令和數(shù)據(jù)，并能由中央處理器(CPU)直接隨機(jī)存取?，F(xiàn)代計算機(jī)是為了提高性能，又能兼顧合理的造價，往往采用多級存儲體系。即由存儲容量小，存取速度高的高速緩沖存儲器，存儲容量和存取速度適中的主存儲器是必不可少的。主存儲器是按地址存放信息的，存取速度一般與地址無關(guān)。32位(比特)的地址最大能表達(dá)4GB的存儲器地址。這對多數(shù)應(yīng)用已經(jīng)足夠，但對于某些特大運算量的應(yīng)用和特大型數(shù)據(jù)庫已顯得不夠，從而對64位結(jié)構(gòu)提出需求。

快速頁式工作技術(shù)(動態(tài)存儲器的快速讀寫技術(shù)):讀寫動態(tài)存儲器同一行的數(shù)據(jù)時，其行地址第一次讀寫時鎖定后保持不變，以后讀寫該行多列中的數(shù)據(jù)時，僅鎖存列地址即可，省去了鎖存行地址的時間，加快了主存儲器的讀寫速度。

EDO(ExtendedDataOut)技術(shù):在快速頁式工作技術(shù)上，增加了數(shù)據(jù)輸出部分的數(shù)據(jù)鎖存線路，延長輸出數(shù)據(jù)的有效保持時間，從而地址信號改變了，仍然能取得正確的讀出數(shù)據(jù)，可以進(jìn)一步縮短地址送入時間，更加快了主存儲器的讀寫速度。

是指在主存儲器的一個工作周期(或較長)可以讀出多個主存字所采用的技術(shù)。

方案1:一體多字結(jié)構(gòu)，即增加每個主存單元所包括的數(shù)據(jù)位，使其同時存儲幾個主存字，則每一次讀操作就同時讀出了幾個主存字。

方案2:多體交叉編址技術(shù)，把主存儲器分成幾個能獨立讀寫的、字長為一個主存字的主體，分別對每一個存儲體進(jìn)行讀寫;還可以使幾個存儲體協(xié)同運行，從而提供出比單個存儲體更高的讀寫速度。

有兩種方式進(jìn)行讀寫:

1在同一個讀寫周期同時啟動所有主存體讀或?qū)憽?/p>

2讓主存體順序地進(jìn)行讀或?qū)?，即依次讀出來的每一個存儲字，可以 通過數(shù)據(jù)總線依次傳送走，而不必設(shè)置專門的數(shù)據(jù)緩沖寄存器;其次，就是采用交叉編址的方式，把連續(xù)地址的幾個存儲字依次分配在不同的存儲體中，因為根據(jù)程序運行的局部性特性，短時間內(nèi)讀寫地址相鄰的主存字的概率更大。

所謂成組數(shù)據(jù)傳送就是地址總線傳送一次地址后，能連續(xù)在數(shù)據(jù)總線上傳送多個數(shù)據(jù)。而原先是每傳送一次數(shù)據(jù)要使用兩個時鐘周期:先送一次地址，后跟一次數(shù)據(jù)傳送，即要傳送N個數(shù)據(jù)，就要用2N個總線時鐘周期，成組數(shù)據(jù)傳送方式只用N+1個總線時鐘周期。

實現(xiàn)成組數(shù)據(jù)傳送方式，不僅CPU要支持這種運行方式，主存也能提供足夠高的數(shù)據(jù)讀寫速度，這往往通過主存的多體結(jié)構(gòu)、動態(tài)存儲器的EDO支持等措施來實現(xiàn)。

與備份或存檔存儲不同，活躍數(shù)據(jù)集的性能比能夠用某種形式的數(shù)據(jù)縮減技術(shù)節(jié)省的存儲容量更為關(guān)鍵。因此，選擇的數(shù)據(jù)縮減技術(shù)必須不影響到性能。它必須有效和簡單;它必須等價于"撥動一個開關(guān)，就消耗更少的存儲"。

活躍存儲縮減解決方案只在需要去重的數(shù)據(jù)達(dá)到非活躍狀態(tài)時才為活躍存儲去重。換句話說，這意味著實際上只對不再被存取但仍保存在活躍存儲池中的文件――近活躍存儲級――進(jìn)行去重。

去重技術(shù)通過建議只對輕I/O工作負(fù)載去重來避免性能瓶頸。因此，IT基礎(chǔ)設(shè)施的關(guān)鍵組件的存儲沒有得到優(yōu)化。數(shù)據(jù)庫排在關(guān)鍵組件清單之首。由于它們是1級存儲和極其活躍的組件并且?guī)缀跏冀K被排除在輕工作負(fù)載之外，去重處理從來不分析它們。因此，它們在主存儲中占據(jù)的空間沒有得到優(yōu)化。

另一方面，實時壓縮系統(tǒng)實時壓縮所有流經(jīng)壓縮系統(tǒng)的數(shù)據(jù)。這導(dǎo)致節(jié)省存儲容量之外的意外好處:存儲性能的提高。當(dāng)所有數(shù)據(jù)都被壓縮時，每個I/O請求提交的數(shù)據(jù)量都有效地增加，硬盤空間增加了，每次寫和讀操作都變得效率更高。

實際結(jié)果是占用的硬盤容量減少，總體存儲性能顯著提高。

主存儲去重的第二個好處是所有數(shù)據(jù)都被減少，這實現(xiàn)了包括數(shù)據(jù)庫在內(nèi)的所有數(shù)據(jù)的容量節(jié)省。盡管Oracle環(huán)境的實時數(shù)據(jù)壓縮可能造成一些性能問題，但迄今為止的測試表明性能提高了。

另一個問題是對存儲控制器本身的性能影響。人們要求今天的存儲控制器除了做伺服硬盤外，還要做很多事情，包括管理不同的協(xié)議，執(zhí)行復(fù)制和管理快照。再向這些功能增加另一個功能可能會超出控制器的承受能力――即使它能夠處理額外的工作負(fù)載，它仍增加了一個存儲管理人員必須意識到可能成為潛在I/O瓶頸的過程。將壓縮工作交給外部專用設(shè)備去做，從性能問題中消除了一個變數(shù)，而且不會給存儲控制器造成一點影響。

許多關(guān)注二級存儲的數(shù)據(jù)縮減解決方案不是高可用的。這是由于它們必須立即恢復(fù)的備份或存檔數(shù)據(jù)不像一級存儲中那樣關(guān)鍵。但是，甚至在二級存儲中，這種概念也逐漸不再時興，高可用性被作為一種選擇添加到許多二級存儲系統(tǒng)中。

可是，高可用性在主存儲中并不是可選的選項。從數(shù)據(jù)縮減格式(被去重或被壓縮)中讀取數(shù)據(jù)的能力必須存在。在數(shù)據(jù)縮減解決方案中(其中去重被集成到存儲陣列中)，冗余性是幾乎總是高可用的存儲陣列的必然結(jié)果。

在配件市場去重系統(tǒng)中，解決方案的一個組件以數(shù)據(jù)的原始格式向客戶機(jī)提供去重的數(shù)據(jù)。這個組件就叫做讀出器(reader)。讀出器也必須是高可用的，并且是無縫地高可用的。一些解決方案具有在發(fā)生故障時在標(biāo)準(zhǔn)服務(wù)器上加載讀出器的能力。這類解決方案經(jīng)常被用在近活躍的或更合適的存檔數(shù)據(jù)上;它們不太適合非?；钴S的數(shù)據(jù)集。

多數(shù)聯(lián)機(jī)壓縮系統(tǒng)被插入系統(tǒng)中和網(wǎng)絡(luò)上，放置(邏輯上)在交換機(jī)與存儲之間。因此，它們由于網(wǎng)絡(luò)基礎(chǔ)設(shè)施級上幾乎總是設(shè)計具有的高可用性而取得冗余性。沿著這些路徑插入聯(lián)機(jī)專用設(shè)備實現(xiàn)了不需要IT管理人員付出額外努力的無縫的故障切換;它利用了已經(jīng)在網(wǎng)絡(luò)上所做的工作。

部署這些解決方案之一必須帶來顯著的容量節(jié)省。如果減少占用容量的主存儲導(dǎo)致低于標(biāo)準(zhǔn)的用戶性能，它沒有價值。

主數(shù)據(jù)不具有備份數(shù)據(jù)通常具有的高冗余存儲模式。這直接影響到總體容量節(jié)省。這里也有兩種實現(xiàn)主數(shù)據(jù)縮減的方法:數(shù)據(jù)去重和壓縮。

數(shù)據(jù)去重技術(shù)尋找近活躍文件中的冗余數(shù)據(jù)，而能取得什么水平的數(shù)據(jù)縮減將取決于環(huán)境。在具有高冗余水平的環(huán)境中，數(shù)據(jù)去重可以帶來顯著的ROI(投資回報)，而另一些環(huán)境只能取得10%到20%的縮減。

壓縮對所有可用數(shù)據(jù)都有效，并且它在可以為高冗余數(shù)據(jù)節(jié)省更多的存儲容量的同時，還為主存儲應(yīng)用常見的更隨機(jī)的數(shù)據(jù)模式始終帶來更高的節(jié)省。

實際上，數(shù)據(jù)模式冗余度越高，去重帶來的空間節(jié)省就越大。數(shù)據(jù)模式越隨機(jī)，壓縮帶來的空間節(jié)省就越高。

真正的好處可能來自所有跨數(shù)據(jù)類型(不管產(chǎn)生這些數(shù)據(jù)是什么應(yīng)用或數(shù)據(jù)有多活躍)的數(shù)據(jù)縮減。雖然實際的縮減率根據(jù)去重數(shù)據(jù)的水平或數(shù)據(jù)的壓縮率的不同而不同，但所有數(shù)據(jù)都必須合格。

當(dāng)涉及存檔或備份時，應(yīng)用特有的數(shù)據(jù)縮減具有明確的價值，并且有時間為這類數(shù)據(jù)集定制縮減過程。但是對于活躍數(shù)據(jù)集，應(yīng)用的特殊性將造成性能瓶頸，不會帶來顯著的容量縮減的好處。

在混合的廠商IT基礎(chǔ)設(shè)施中，跨所有平臺使用同樣的數(shù)據(jù)縮減工具的能力不僅將進(jìn)一步增加數(shù)據(jù)縮減的ROI好處，而且還簡化了部署和管理。每一個存儲平臺使用一種不同的數(shù)據(jù)縮減方法將需要進(jìn)行大量的培訓(xùn)，并造成管理級上的混亂。

在完成上述所有優(yōu)化主存儲的工作后，當(dāng)?shù)搅藗浞葜鞔鎯r，最好讓數(shù)據(jù)保持優(yōu)化的格式(被壓縮或去重)。如果數(shù)據(jù)在備份之前必須擴(kuò)展恢復(fù)為原始格式，這將是浪費資源。

為備份擴(kuò)展數(shù)據(jù)集將需要:

使用存儲處理器或外部讀出器資源解壓數(shù)據(jù);

擴(kuò)展網(wǎng)絡(luò)資源以把數(shù)據(jù)傳送給備份目標(biāo);

把額外的資源分配給保存?zhèn)浞輸?shù)據(jù)的備份存儲設(shè)備。

教學(xué)計算機(jī)的內(nèi)存儲器組成與設(shè)計

(1)靜態(tài)存儲器的存儲原理和芯片內(nèi)部結(jié)構(gòu)(P207)

(2)教學(xué)計算機(jī)內(nèi)存儲器的組成與設(shè)計

地址總線:記為AB15~AB0,統(tǒng)一由地址寄存器AR驅(qū)動，地址寄存器AR只接收ALU輸出的信息。

控制總線:控制總線的信號由譯碼器74LS139給出，功能是指出總線周期的類型:

(1)內(nèi)存寫周期用MMW信號標(biāo)記

(2)內(nèi)存讀周期用MMR信號標(biāo)記

(3)外設(shè)(接口)寫周期用IOW信號標(biāo)記

(4)外設(shè)(接口)讀周期用IOR信號標(biāo)記

(5)內(nèi)存在工作用MMREQ信號標(biāo)記

(6)外設(shè)在工作用IOREQ信號標(biāo)記

(7)寫控存周期用SWA信號標(biāo)記

數(shù)據(jù)總線:分為內(nèi)部數(shù)據(jù)總線IB與外部數(shù)據(jù)總線DB兩部分。主要完成計算機(jī)各功能部件之間的數(shù)據(jù)傳送。設(shè)計總線的核心技術(shù)是要保證在任何時刻只能把一組數(shù)據(jù)發(fā)送到總線上，卻允許一個和多個部件同時接受總線上的信息。所用的電路通常為三態(tài)門電路。

系統(tǒng)時鐘及時序:教學(xué)機(jī)晶振1.8432MHz，3分頻后用614.4KHz的時鐘作為系統(tǒng)主時鐘，使CPU、內(nèi)存、IO同步運行。CPU內(nèi)部的有些寄存器用時鐘結(jié)束時的上升沿完成接受數(shù)據(jù)，而通用寄存器是用低電平接收的。內(nèi)存或I/O讀寫操作時，每個總線周期由兩個時鐘組成，第一個時鐘，稱為地址時間，用于傳送地址;第二個時鐘，稱為數(shù)據(jù)時間，用于讀寫數(shù)據(jù)

靜態(tài)存儲器的字位擴(kuò)展:

教學(xué)計算機(jī)的內(nèi)存儲器用靜態(tài)存儲器芯片實現(xiàn)，由2K字的ROM區(qū)和2K字RAM區(qū)組成。內(nèi)存字長16位，按字尋址。ROM由74LS2716只讀存儲器ROM(每片2048個存儲單元，每單元為8位二進(jìn)制位)兩片完成字長的擴(kuò)展。地址分配在:0~2047RAM由74LS6116隨機(jī)存儲器RAM(每片2048個存儲單元，每單元為8位二進(jìn)制位)兩片完成字長的擴(kuò)展。地址分配在:2048~4095。

靜態(tài)存儲器地址分配:

為訪問2048個存儲單元，要用11位地址，把地址總線的低11位地址送到每個存儲器芯片的地址引腳;對地址總線的高位進(jìn)行譯碼，譯碼信號送到各存儲器芯片的/CS引腳，在按字尋址的存儲器系統(tǒng)中實現(xiàn)按字節(jié)讀寫。

動態(tài)存儲器的定期刷新:在不進(jìn)行讀寫操作時，DRAM存儲器的各單元處于斷電狀態(tài)，由于漏電的存在，保存在電容CS上的電荷會慢慢地漏掉，為此必須定時予以補(bǔ)充，稱為刷新操作。

(1)動態(tài)存儲器的組成:由單個MOS管來存儲一位二進(jìn)制信息。信息存儲在MOS管的源極的寄生電容CS中。

寫數(shù)據(jù)時:字線為高電平，T導(dǎo)通。

寫"1"時，位線(數(shù)據(jù)線)為低電平，VDD(電源)將向電容充電

寫"0時，位線(數(shù)據(jù)線)為高電平，若電容存儲了電荷，則將會使電容完成放電，就表示存儲了"0"。

讀數(shù)據(jù)時:先使位線(數(shù)據(jù)線)變?yōu)楦唠娖?，?dāng)字線高電平到來時T導(dǎo)通，若電容原存儲有電荷(是"1")，則電容就要放電，就會使數(shù)據(jù)線電位由高變低;若電容沒有存儲電荷(是"0")，則數(shù)據(jù)線電位不會變化。檢測數(shù)據(jù)線上電位的變化就可以區(qū)分讀出的數(shù)據(jù)是1還是0。

注意

①讀操作使電容原存儲的電荷丟失，因此是破壞性讀出。為保持原記憶內(nèi)容，必須在讀操作后立刻跟隨一次寫入操作，稱為預(yù)充電延遲。

②向動態(tài)存儲器的存儲單元提供地址，是先送行地址再送列地址。原因就是對動態(tài)存儲器必須定時刷新(如2ms)，刷新不是按字處理，而是每次刷新一行，即為連接在同一行上所有存儲單元的電容補(bǔ)充一次能量。

③在動態(tài)存儲器的位線上讀出信號很小，必須接讀出放大器，通常用觸發(fā)器線路實現(xiàn)。

④存儲器芯片內(nèi)部的行地址和列地址鎖存器分先后接受行、列地址。

⑤RAS、CAS、WE、Din、Dout時序關(guān)系

由于存儲芯片的容量有限，主存儲器往往要是由一定數(shù)量的 芯片構(gòu)成的位擴(kuò)展:位擴(kuò)展是指只在位數(shù)方面擴(kuò)展(加大字長)，而芯片的字?jǐn)?shù)和存儲器的字?jǐn)?shù)。位擴(kuò)展的連接方式是將各存儲芯片的地址線、片選線和讀寫線相應(yīng)地并聯(lián)起來，而將各芯片的數(shù)據(jù)線單獨列出字?jǐn)U展:字?jǐn)U展是指僅在字?jǐn)?shù)方面擴(kuò)展，而位數(shù)不變。字?jǐn)U展將芯片的地址線、數(shù)據(jù)線、讀寫控制線并聯(lián)，而片選信號來區(qū)分各個芯片字和位同時擴(kuò)展:當(dāng)構(gòu)成一個容量較大的容器時，往往需要在字?jǐn)?shù)方向和位數(shù)方向上同時擴(kuò)展。

CPU要實現(xiàn)對存儲單元的訪問，首先要選擇存儲芯片，即進(jìn)行片選;然后再從選中的芯片中依地址碼選擇出相應(yīng)的存儲單元，以進(jìn)行數(shù)據(jù)的存取，這稱為字選。片內(nèi)的字 選是由CPU送出的N條低位地址線完成的，地址線直接接到所有存儲芯片的地址輸入端，而存儲芯片的片選信號則大多是通過高位地址譯碼后產(chǎn)生的。

線選法:

線選法就是用除片內(nèi)尋址外的高位地址線直接分別接至各個存儲芯片的片選端，當(dāng)某地址線信息為0時，就選中與之對應(yīng)的存儲芯片。這些片選地址線每次尋址時只能有一位有效，不允許同時有多位有效，這樣才能保證每次只選中一個芯片。線選法不能充分利用系統(tǒng)的存儲器空間，把地址空間分成了相互隔離的區(qū)域，給編程帶來了一定困難。

全譯碼法:

全譯碼法將除片內(nèi)尋址外的全部高位地址線都作為地址譯碼器的輸入，譯碼器的輸出作為各芯片的片選信號，將它們分別接到存儲芯片的片選端，以實現(xiàn)對存儲芯片的選擇。全譯碼法的優(yōu)點是每片芯片的地址范圍是唯一確定的，而且是連續(xù)的，也便于擴(kuò)展，不會產(chǎn)生地址重疊的存儲區(qū)，但全譯碼法對譯碼電路要求較高。

部分譯碼法:所謂部分譯碼法即用除片內(nèi)尋址外的高位地址的一部分來譯碼產(chǎn)生片選信號，部分譯碼法會產(chǎn)生地址重疊。

主存與CPU之間的硬連接:主存與CPU的硬連接有三組連線:地址總線(AB)、數(shù)據(jù)總線(DB)和控制總線(CB)。把主存看作一個黑盒子，存儲器地址寄存器(MAR)和存儲器數(shù)據(jù)寄存器(MDR)是主存和CPU之間的接口。MAR可以接收由程序計數(shù)器(PC)的指令地址或來自運算器的操作數(shù)的地址，以確定要訪問的單元。MDR是向主存寫入數(shù)據(jù)或從主存讀出數(shù)據(jù)的緩沖部件。MAR和MDR從功能上看屬于主存，但通常放在CPU內(nèi)。

CPU對主存的基本操作:CPU對主存進(jìn)行讀寫操作時 ，首先CPU在地址總線上給出地址信號，然后發(fā)出相應(yīng)的讀寫命令，并在數(shù)據(jù)總線上交換信息。讀寫基本操作如下:

讀:讀操作是指從CPU送來的地址所指定的存儲單元中取出信息，再送給CPU，其操作過程如下:

地址-->MAR--ABCPU將地址信號送至地址總線

WaitForMFC等待存儲器工作完成信號

M(MAR)-->DB-->MDR讀出信息經(jīng)數(shù)據(jù)總線至CPU

寫:寫操作是指將要寫入的信息存入CPU所指定的存儲單元中，其操作過程是:

地址-->MAR-->ABCPU將地址信號送至地址總線

數(shù)據(jù)-->MDR-->DBCPU將要寫入的數(shù)據(jù)送至數(shù)據(jù)總線

WaitForMFC等待存儲器工作完成信號

CPU與主存之間的速度匹配:同步存儲器讀取和異步存儲器讀取。

異步存儲器讀取:CPU和主存間沒有統(tǒng)一的時鐘，由主存工作完成信號(MFC)通知CPU"主存工作已完成"。

同步存儲器讀取:CPU和主存采用統(tǒng)一時鐘，同步工作，因為主存速度較慢，所以CPU與之配合必須放慢速度，在這種存儲器中，不需要主存工作完成信號。

市場上并不缺少提高數(shù)據(jù)存儲效率的新技術(shù)，然而這些新技術(shù)絕大多數(shù)都是關(guān)注備份和存檔的，而非主存儲。但是，當(dāng)企業(yè)開始進(jìn)行主存儲數(shù)據(jù)縮減時，對他們來說，了解主存儲優(yōu)化所要求的必要條件十分重要。

主存儲，常常被稱為1級存儲，其特征是存儲活躍數(shù)據(jù)――即經(jīng)常被存取并要求高性能、低時延和高可用性的數(shù)據(jù)。主存儲一般用于支持關(guān)鍵任務(wù)應(yīng)用，如數(shù)據(jù)庫、電子郵件和交易處理。大多數(shù)關(guān)鍵應(yīng)用具有隨機(jī)的數(shù)據(jù)取存模式和不同的取存要求，但它們都生成機(jī)構(gòu)用來運營它們的業(yè)務(wù)的大量的數(shù)據(jù)。因此，機(jī)構(gòu)制作數(shù)據(jù)的許多份拷貝，復(fù)制數(shù)據(jù)供分布使用，庫存數(shù)據(jù)，然后為安全保存?zhèn)浞莺痛鏅n數(shù)據(jù)。

絕大多數(shù)數(shù)據(jù)是起源于主數(shù)據(jù)。隨著數(shù)據(jù)存在的時間增加，它們通常被遷移到二級和三級存儲保存。因此，如果機(jī)構(gòu)可以減少主數(shù)據(jù)存儲占用空間，將能夠在數(shù)據(jù)生命期中利用這些節(jié)省下來的容量和費用。換句話說，更少的主存儲占用空間意味著更少的數(shù)據(jù)復(fù)制、庫存、存檔和備份。

試圖減少主存儲占用空間存儲管理人員可以考慮兩種減少數(shù)據(jù)的方法:實時壓縮和數(shù)據(jù)去重。

直到不久前，由于性能問題，數(shù)據(jù)壓縮一直沒有在主存儲應(yīng)用中得到廣泛應(yīng)用。然而，Storwize等廠商提供利用實時、隨機(jī)存取壓縮/解壓技術(shù)將數(shù)據(jù)占用空間壓縮15:1的解決方案。更高的壓縮率和實時性能使壓縮解決方案成為主存儲數(shù)據(jù)縮減的可行的選擇。

在備份應(yīng)用中廣泛采用的數(shù)據(jù)去重技術(shù)也在被應(yīng)用到主存儲。目前為止，數(shù)據(jù)去重面臨著一大挑戰(zhàn)，即數(shù)據(jù)去重處理是離線處理。這是因為確定數(shù)量可能多達(dá)數(shù)百萬的文件中的多余的數(shù)據(jù)塊需要大量的時間和存儲處理器做大量的工作，因此非?；钴S的數(shù)據(jù)可能受到影響。當(dāng)前，推出數(shù)據(jù)去重技術(shù)的主要廠商包括NetApp、Data Domain和OcarinaNetworks。

存放指令和數(shù)據(jù)，并能由中央處理器直接隨機(jī)存取的存儲器，有時也稱操作存儲器或初級存儲器。主存儲器的特點是速度比輔助存儲器快，容量比高速緩沖存儲器大。

主存儲器被劃分成若干用于存放數(shù)據(jù)或指令的存儲單元。為了區(qū)分不同的存儲單元，給每一個存儲單元分配一個編號，這個編號稱為存儲單元的地址，因此主存是按地址存取信息的。在主存中，以字節(jié)作為編址單位，即一個存儲單元的長度為8個二進(jìn)制位。存儲單位的地址編號從0開始，順序加1 ，是一個無符號二進(jìn)制整數(shù)，一般用十六進(jìn)制數(shù)表示。

一般用隨機(jī)存儲器作主存儲器。存取數(shù)據(jù)的時間與數(shù)據(jù)所在存儲單元的地址無關(guān)。主存儲器工作時，首先由中央處理器將地址送至存儲器的地址寄存器并譯碼，同時接收由中央處理器發(fā)出的"讀"或"寫"命令。于是，存儲器就按照地址譯碼的輸出確定相應(yīng)的存儲單元。如果是讀命令，則將存儲單元的代碼讀出并送往代碼緩沖寄存器，如果是寫命令，代碼緩沖寄存器接收新代碼，接著寫入存儲體。為了提高數(shù)據(jù)的處理速度，存儲器的讀∕寫操作往往按2個字節(jié)、4個字節(jié)、8個字節(jié)、16個字節(jié)作為一組同時讀出或?qū)懭?。主存儲器采用半?dǎo)體存儲器件。存儲芯片是集成電路市場的支柱產(chǎn)品，主要采用MOS存儲器。容量大而速度低的外圍存儲器主要采用磁盤、光盤、磁帶等。

存儲總線由許多條并行排列的傳輸數(shù)據(jù)的線路組成，細(xì)分為三組:數(shù)據(jù)總線(用于傳遞數(shù)據(jù));地址總線(用于傳遞主存儲器的地址);控制總線(用于各種內(nèi)部控制指令的傳遞)。

CPU和主存儲器之間的信息交換是通過數(shù)據(jù)總線和地址總線進(jìn)行的。當(dāng)CPU需要信息時，它需要給出地址信息。讓主存儲器讀取信息先要把地址送入地址總線，并通過控制總線發(fā)出一個"讀"信號。這些信號轉(zhuǎn)送到主存儲器，將指定地址連續(xù)的幾個存儲單元讀出，送到數(shù)據(jù)總線。然后，CPU就可以由數(shù)據(jù)總線得到數(shù)據(jù)了。寫入動作也類似。由讀寫操作過程可以看出，當(dāng)CPU把地址送出后，經(jīng)過若干時間后才能夠從數(shù)據(jù)總線得到讀出的數(shù)據(jù)，這是由主存儲器的工作速度和數(shù)據(jù)總線的工作速度決定的。

在計算機(jī)系統(tǒng)中存儲層次可分為高速緩沖存儲器、主存儲器、輔助存儲器三級。高速緩沖存儲器用來改善主存儲器與中央處理器的速度匹配問題。輔助存儲器用于擴(kuò)大存儲空間。