HT總線

2004年2月，HyperTransport技術(shù)聯(lián)盟(Hyper Transport Technology Consortium)又正式發(fā)布了HyperTransport 2.0規(guī)格，由于采用了Dual-data技術(shù)，使頻率成功提升到了1.0GHz、1.2GHz和1.4GHz，雙向16bit模式的總線帶寬提升到了8.0GB/sec、9.6GB/sec和11.2GB/sec。Intel 915G架構(gòu)前端總線在6.4GB/sec。

目前AMD的S939 Athlon64處理器都已經(jīng)支持1Ghz Hyper-Transport總線，K8芯片組也對(duì)雙工16Bit的1GHz Hyper-Transport提供了支持，令處理器與北橋芯片的傳輸率達(dá)到8GB/s

2007年11月19日，AMD正式發(fā)布了HyperTransport 3.0總線規(guī)范，提供了1.8GHz、2.0GHz、2.4GHz、2.6GHz幾種頻率，最高可以支持32通道。32位通道下，單向帶寬最高可支持20.8GB/s的傳輸效率?？紤]到其DDR的特性，其總線的傳輸效率可以達(dá)到史無(wú)前例的41.6GB/s。

HT 3.0的總線還支持另一項(xiàng)名為"Un-Ganging"的新特性，該技術(shù)可允許超傳輸總線系統(tǒng)在操作過(guò)程中對(duì)運(yùn)行模式作動(dòng)態(tài)調(diào)整。這項(xiàng)特性可以讓那些搭載SMT同步多線程技術(shù)的服務(wù)器系統(tǒng)明顯受益，包括RX780、RD780以及RD790在內(nèi)的AMD芯片組全都支持該特性。

超傳輸技術(shù)聯(lián)盟(HTC)在2008年8月19日發(fā)布了新版HyperTransport 3.1規(guī)范和HTX3規(guī)范，將這種點(diǎn)對(duì)點(diǎn)、低延遲總線技術(shù)的速度提升到了3.2GHz。

目前HT 3.0的速度最高只有2.6GHz，比如AMD的旗艦四核心處理器Phenom X4 9950 BE就是這一速度。在提速至3.2GHz后，再結(jié)合雙倍數(shù)據(jù)率(DDR)，HT 3.1可提供最高每位6.4GB/s(3.2GHz X 2 因?yàn)镈DR以2倍速傳輸)的數(shù)據(jù)傳輸率，32-bit帶寬可達(dá)51.2GB/s(6.4GB/s X 32bit/8X2)。

實(shí)際上，HT 3.1規(guī)范一共定義了三種速度，分別是2.8GHz、3.0GHz和3.2GHz，累計(jì)帶寬提升23%，同時(shí)在核心架構(gòu)、電源管理與通信協(xié)議方面與之前版本保持一致。

超傳輸技術(shù)聯(lián)盟由AMD組建，并獲得了業(yè)界多家巨頭的支持，諸如IBM、Sun、NVIDIA、微軟、蘋(píng)果、戴爾、惠普、思科、富士通、夏普、聯(lián)想、博通、瑞薩科技等等。

HyperTransport是AMD為K8平臺(tái)專(zhuān)門(mén)設(shè)計(jì)的高速串行總線。它的發(fā)展歷史可回溯到1999年，原名為"LDT總線"(Lightning Data Transport，閃電數(shù)據(jù)傳輸)。2001年7月，這項(xiàng)技術(shù)正式推出，AMD同時(shí)將它更名為HyperTransport。隨后，Broadcom、Cisco、Sun、NVIDIA、ALi、ATI、Apple、Transmeta等許多企業(yè)均決定采用這項(xiàng)新型總線技術(shù)，而AMD也借此組建HyperTransport開(kāi)放聯(lián)盟，從而將HyperTransport推向產(chǎn)業(yè)界。

在基礎(chǔ)原理上，HyperTransport采用點(diǎn)對(duì)點(diǎn)的單雙工傳輸線路，引入抗干擾能力強(qiáng)的LVDS信號(hào)技術(shù)，命令信號(hào)、地址信號(hào)和數(shù)據(jù)信號(hào)共享一個(gè)數(shù)據(jù)路徑，支持DDR雙沿觸發(fā)技術(shù)等等，但兩者在用途上截然不同-PCI Express作為計(jì)算機(jī)的系統(tǒng)總線，而HyperTransport則被設(shè)計(jì)為兩枚芯片間的連接，連接對(duì)象可以是處理器與處理器、處理器與芯片組、芯片組的南北橋、路由器控制芯片等等，屬于計(jì)算機(jī)系統(tǒng)的內(nèi)部總線范疇。

第一代HyperTransport的工作頻率在200MHz-800MHz范圍，

并允許以100MHz為幅度作步進(jìn)調(diào)節(jié)。

因采用DDR技術(shù)，HyperTransport的實(shí)際數(shù)據(jù)激發(fā)頻率為400MHz-1.6GHz，

最基本的2bit模式可提供100MB/s-400MB/s的傳輸帶寬。

不過(guò)，HyperTransport可支持2、4、8、16和32bit等五種通道模式，

在400MHz下，雙向4bit模式的總線帶寬為0.8GB/sec，

雙向8bit模式的總線帶寬為1.6GB/sec;

800MHz下，雙向8bit模式的總線帶寬為3.2GB/sec，

雙向16bit模式的總線帶寬為6.4GB/sec，

雙向32bit模式的總線帶寬為12.8GB/sec，

遠(yuǎn)遠(yuǎn)高于當(dāng)時(shí)任何一種總線技術(shù)。

市售的 Phenom II X6系列CPU,內(nèi)部集成HT4.0總線,但是目前來(lái)看,絕大多數(shù)新系列的890FX,890G,880G,870主板只提供了HT3.0總線的支持.無(wú)法完全發(fā)揮出Phenom II X6系列CPU的真實(shí)性能.

HT4.0是一種被人為定義的傳輸次數(shù)標(biāo)準(zhǔn)，是一種單位，是與硬件無(wú)關(guān)的度量單位。以前使用頻率單位，目前流行次數(shù)單位。頻率，是單位時(shí)間內(nèi)完成周期性變化的次數(shù)，數(shù)據(jù)傳輸過(guò)程中CPU通過(guò)總線向外部傳輸數(shù)據(jù)，外部環(huán)境也向CPU傳輸數(shù)據(jù)，這樣在一秒內(nèi)進(jìn)行一次叫做頻率1HZ每秒(1Hz/Second)，或者2次每秒(2T/S)。傳輸次數(shù) 乘以 每次數(shù)據(jù)傳輸字節(jié) 得到 大家關(guān)注的數(shù)據(jù)傳輸帶寬，截至2014年7月20日，AMD臺(tái)式機(jī)CPU總線傳輸位寬為16位或者2字節(jié)，傳輸次數(shù)為4000兆次/秒或者4GT/秒，由此計(jì)算傳輸帶寬為: 8GB/秒。

----ISA(industrial standard architecture)總線標(biāo)準(zhǔn)是IBM 公司1984年為推出PC/AT機(jī)而建立的系統(tǒng)總線標(biāo)準(zhǔn)，所以也叫AT總線。它是對(duì)XT總線的擴(kuò)展，以適應(yīng)8/16位數(shù)據(jù)總線要求。它在80286至80486時(shí)代應(yīng)用非常廣泛，以至于奔騰機(jī)中還保留有ISA總線插槽。ISA總線有98只引腳。

----EISA總線是1988年由Compaq等9家公司聯(lián)合推出的總線標(biāo)準(zhǔn)。它是在ISA總線的基礎(chǔ)上使用雙層插座，在原來(lái)ISA總線的98條信號(hào)線上又增加了98條信號(hào)線，也就是在兩條ISA信號(hào)線之間添加一條EISA信號(hào)線。在實(shí)用中，EISA總線完全兼容ISA總線信號(hào)。

----VESA( video electronics standard association)總線是 1992年由60家附件卡制造商聯(lián)合推出的一種局部總線，簡(jiǎn)稱(chēng)為VL(VESA local bus)總線。它的推出為微機(jī)系統(tǒng)總線體系結(jié)構(gòu)的革新奠定了基礎(chǔ)。該總線系統(tǒng)考慮到CPU與主存和Cache 的直接相連，通常把這部分總線稱(chēng)為CPU總線或主總線，其他設(shè)備通過(guò)VL總線與CPU總線相連，所以VL總線被稱(chēng)為局部總線。它定義了32位數(shù)據(jù)線，且可通過(guò)擴(kuò)展槽擴(kuò)展到64 位，使用33MHz時(shí)鐘頻率，最大傳輸率達(dá)132MB/s，可與CPU同步工作。是一種高速、高效的局部總線，可支持386SX、386DX、486SX、486DX及奔騰微處理器。

----PCI(peripheral component interconnect)總線是當(dāng)前最流行的總線之一，它是由Intel公司推出的一種局部總線。它定義了32位數(shù)據(jù)總線，且可擴(kuò)展為64位。PCI總線主板插槽的體積比原ISA總線插槽還小，其功能比VESA、ISA有極大的改善，支持突發(fā)讀寫(xiě)操作，最大傳輸速率可達(dá)132MB/s，可同時(shí)支持多組外圍設(shè)備。 PCI局部總線不能兼容現(xiàn)有的ISA、EISA、MCA(micro channel architecture)總線，但它不受制于處理器，是基于奔騰等新一代微處理器而發(fā)展的總線。

----以上所列舉的幾種系統(tǒng)總線一般都用于商用PC機(jī)中，在計(jì)算機(jī)系統(tǒng)總線中，還有另一大類(lèi)為適應(yīng)工業(yè)現(xiàn)場(chǎng)環(huán)境而設(shè)計(jì)的系統(tǒng)總線，比如STD總線、VME總線、PC/104總線等。這里僅介紹當(dāng)前工業(yè)計(jì)算機(jī)的熱門(mén)總線之一--Compact PCI。

----Compact PCI的意思是"堅(jiān)實(shí)的PCI"，是當(dāng)今第一個(gè)采用無(wú)源總線底板結(jié)構(gòu)的PCI系統(tǒng)，是PCI總線的電氣和軟件標(biāo)準(zhǔn)加歐式卡的工業(yè)組裝標(biāo)準(zhǔn)，是當(dāng)今最新的一種工業(yè)計(jì)算機(jī)標(biāo)準(zhǔn)。 Compact PCI是在原來(lái)PCI總線基礎(chǔ)上改造而來(lái)，它利用PCI的優(yōu)點(diǎn)，提供滿足工業(yè)環(huán)境應(yīng)用要求的高性能核心系統(tǒng)，同時(shí)還考慮充分利用傳統(tǒng)的總線產(chǎn)品，如ISA、STD、VME或PC/104來(lái)擴(kuò)充系統(tǒng)的I/O和其他功能。

----6.PCI-E總線

----PCI Express采用的也是業(yè)內(nèi)流行這種點(diǎn)對(duì)點(diǎn)串行連接，比起PCI以及更早期的計(jì)算機(jī)總線的共享并行架構(gòu)，每個(gè)設(shè)備都有自己的專(zhuān)用連接，不需要向整個(gè)總線請(qǐng)求帶寬，而且可以把數(shù)據(jù)傳輸率提高到一個(gè)很高的頻率，達(dá)到PCI所不能提供的高帶寬。相對(duì)于傳統(tǒng)PCI總線在單一時(shí)間周期內(nèi)只能實(shí)現(xiàn)單向傳輸，PCI Express的雙單工連接能提供更高的傳輸速率和質(zhì)量，它們之間的差異跟半雙工和全雙工類(lèi)似。

系統(tǒng)總線上傳送的信息包括數(shù)據(jù)信息、地址信息、控制信息，因此，系統(tǒng)總線包含有三種不同功能的總線，即數(shù)據(jù)總線DB(Data Bus)、地址總線AB(Address Bus)和控制總線CB(Control Bus)。

數(shù)據(jù)總線DB用于傳送數(shù)據(jù)信息。數(shù)據(jù)總線是雙向三態(tài)形式(雙向是指可以?xún)蓚€(gè)方向傳輸，可以A->B也可以A<-B;三態(tài)指 0，1和第三態(tài)(tri-state)。tri-state既不是一也不是零，三態(tài)門(mén)的閉合無(wú)輸出高阻狀態(tài)。)的總線，即他既可以把CPU的數(shù)據(jù)傳送到存儲(chǔ)器或I/O接口等其它部件，也可以將其它部件的數(shù)據(jù)傳送到CPU。數(shù)據(jù)總線的位數(shù)是微型計(jì)算機(jī)的一個(gè)重要指標(biāo)，通常與微處理的字長(zhǎng)相一致。例如Intel 8086微處理器字長(zhǎng)16位，其數(shù)據(jù)總線寬度也是16位。需要指出的是，數(shù)據(jù)的含義是廣義的，它可以是真正的數(shù)據(jù)，也可以指令代碼或狀態(tài)信息，有時(shí)甚至是一個(gè)控制信息，因此，在實(shí)際工作中，數(shù)據(jù)總線上傳送的并不一定僅僅是真正意義上的數(shù)據(jù)。

地址總線AB是專(zhuān)門(mén)用來(lái)傳送地址的，由于地址只能從CPU傳向外部存儲(chǔ)器或I/O端口，所以地址總線總是單向三態(tài)的，這與數(shù)據(jù)總線不同。地址總線的位數(shù)決定了CPU可直接尋址的內(nèi)存空間大小，比如8位微機(jī)的地址總線為16位，則其最大可尋址空間為2^16=64KB，16位微型機(jī)的地址總線為20位，其可尋址空間為2^20=1MB。一般來(lái)說(shuō)，若地址總線為n位，則可尋址空間為2^n(2的n次方)個(gè)地址空間(存儲(chǔ)單元)。 舉例來(lái)說(shuō):一個(gè)16位元寬度的位址總線(通常在1970年和1980年早期的8位元處理器中使用)可以尋址的內(nèi)存空間為 2 的 16 次方=65536=64 KB的地址，而一個(gè) 32位元 位址總線(通常在像現(xiàn)今 2004年 的 PC 處理器中) 可以尋址的內(nèi)存空間為4,294,967,296=4GB(前提:數(shù)據(jù)總線的寬度是8位)的位址。

注釋:位元=bit。

上面提到的2^n=X=YGB中的B其實(shí)是bit，這個(gè)結(jié)果其實(shí)是乘以可尋址的位元8bit之后得到的。

控制總線CB用來(lái)傳送控制信號(hào)和時(shí)序信號(hào)。控制信號(hào)中，有的是微處理器送往存儲(chǔ)器和I/O接口電路的，如讀/寫(xiě)信號(hào)，片選信號(hào)、中斷響應(yīng)信號(hào)等;也有是其它部件反饋給CPU的，比如:中斷申請(qǐng)信號(hào)、復(fù)位信號(hào)、總線請(qǐng)求信號(hào)、限備就緒信號(hào)等。因此，控制總線的傳送方向由具體控制信號(hào)而定，一般是雙向的，控制總線的位數(shù)要根據(jù)系統(tǒng)的實(shí)際控制需要而定。實(shí)際上控制總線的具體情況主要取決于CPU。