CMOS集成鎖相環(huán)電路設計主要內(nèi)容

第1章

簡單介紹鎖相環(huán)的基本結構和工作原理，然后詳細討論鎖相環(huán)應用于射頻頻率合成器的主要性能指標，尤其強調(diào)的是相位噪聲的概念和在接收與發(fā)射器應用中的指標推導，其他主要指標包括雜散、鎖定時間、時鐘抖動等。

第2章

基于經(jīng)典控制理論和小信號線性模型，詳細講述了一類和二類鎖相環(huán)系統(tǒng)原理和環(huán)路傳遞函數(shù)，通過相位裕量和根軌跡討論環(huán)路穩(wěn)定性;最后指出鎖相環(huán)本質上是一個離散時間和連續(xù)時間系統(tǒng)的混合體，并給出了兩者之間界面的頻域響應，包括離散采樣和零階保持。

第3章

深入到鎖相環(huán)各個子模塊的CMOS晶體管級電路設計，重點討論了電荷泵的非理想性以及應用最為廣泛的幾種CMOS電荷泵設計方法，詳細介紹了分頻器、主要的雙模預定標器、多模預定標器和高速可編程計數(shù)器的結構原理和晶體管級電路設計。

第4章

將重點轉向鎖相環(huán)噪聲分析，首先介紹了各種器件噪聲源，然后更進一步深入討論噪聲隨機過程和離散時間系統(tǒng)噪聲的一些本質特性，通過討論時鐘緩沖器和分頻器噪聲，引入噪聲離散采樣和噪聲混疊的概念;在介紹電荷泵電流噪聲及其開關調(diào)制之后，討論鎖相環(huán)中各個噪聲源到輸出相位噪聲的噪聲傳遞函數(shù)，并分析了鎖相環(huán)設計參數(shù)和輸出噪聲的關系。

第5~7章

以應用最為廣泛的基于差分積分調(diào)制器 (DSM) 的分數(shù)型鎖相環(huán)設計為主要對象。第5章首先從整數(shù)鎖相環(huán)的缺點引入分數(shù)鎖相環(huán)的概念，通過例子詳細介紹DSM 鎖相環(huán)的工作原理，尤其是DSM噪聲整形和DSM噪聲在鎖相環(huán)中的傳遞過程。第5章同時還介紹了較為新穎的欠采樣整數(shù)型鎖相環(huán)的原理和設計。第6章深入介紹DSM本身的設計要求和方法，包括DSM常用的結構類型、重要設計指標和具體設計步驟。第7章則轉向高級寬帶低噪聲分數(shù)鎖相環(huán)的設計方法，尤其是DSM噪聲補償?shù)南到y(tǒng)設計。同時指出鎖相環(huán)模塊，包括電荷泵和分頻器非線性和DSM噪聲混疊的關系，以及提高鎖相環(huán)線性度的主要方法。最后詳細介紹了應用廣泛的最小二乘法自校準算法在鎖相環(huán)DSM噪聲補償應用中的實現(xiàn)。

第8章

介紹近年出現(xiàn)的全數(shù)字鎖相環(huán)的概念和設計，分別介紹時間數(shù)字轉換器在前向通道和反饋回路兩種不同的全數(shù)字鎖相環(huán)結構，并指出其優(yōu)缺點。子電路著重講述了時間數(shù)字轉換器和數(shù)字控制振蕩器的電路設計，包括較為新穎的具有噪聲整形的時間數(shù)字轉換器設計。在該章還介紹了基于二進制鑒相器的全數(shù)字鎖相環(huán)(bangbang鎖相環(huán)) 的原理。最后對全數(shù)字鎖相環(huán)和經(jīng)典模擬鎖相環(huán)的優(yōu)缺點進行了比較。

第9章

結合前面幾章中介紹的鎖相環(huán)結構，著重講述鎖相環(huán)在相位調(diào)制中的應用，引入了兩點相位調(diào)制的概念和系統(tǒng)設計，給出了在模擬鎖相環(huán)和全數(shù)字鎖相環(huán)中的實現(xiàn)方法。另外還介紹了以模擬偏置鎖相環(huán)實現(xiàn)相位調(diào)制的方法。

章10章和第11章

以振蕩器設計為重點。第10章首先介紹了振蕩器基本原理和電容、電感器件原理，討論了品質因子的幾個本質定義;然后基于線性反饋模型和廣義品質因子定義，給出了經(jīng)典線性時不變相位噪聲模型;詳細討論了線性時變振蕩器相位噪聲模型，尤其是時變噪聲和時變噪聲到相位傳遞函數(shù)的概念，并給出相應的降低相位噪聲的設計方法;以負跨導振蕩器為主要的電容電感振蕩器的例子，結合相位噪聲理論來討論其設計方法;最后指出線性時變相位噪聲模型的局限性，并給出了相位噪聲的精確模型。作為較高級的內(nèi)容，本章介紹了注入鎖定和注入牽引的概念和原理。在第11章中，則將注意力轉向環(huán)振蕩器的設計，同時通過對環(huán)振蕩器相位噪聲的基本物理分析，給出其相位噪聲性能的特性;同時介紹了振蕩器頻域相位噪聲和時域時鐘抖動之間的本質聯(lián)系和換算方法。

第12章著重介紹基于延遲鎖定環(huán)的頻率合成器。首先介紹了延遲鎖定環(huán)的原理特性，包括環(huán)路傳遞函數(shù)的推導;然后著重介紹了時鐘沿組合產(chǎn)生時鐘的方法，包括產(chǎn)生分數(shù)頻率的方法，并提出通用的基于DSM的時鐘沿組合，產(chǎn)生分數(shù)頻率的頻率發(fā)生器;最后講述倍乘延遲鎖定環(huán)的概念和原理。

第13章

將重點放在鎖相環(huán)和頻率合成器的實用設計，著重講述了在實際工業(yè)量產(chǎn)的鎖相環(huán)設計中，對參考雜散和分數(shù)雜散的有效抑制方法， 包括版圖設計、電源和地線的正確連接方法、片外電源的隔離、分數(shù)雜散的機理和辨別方法等;同時也介紹了振蕩器在實際生產(chǎn)中的設計要求，包括電源隔離、粗調(diào)開關電容的設計、振蕩器頻率的溫度漂移等。

第14章

將時鐘和數(shù)據(jù)恢復電路從其他鎖相環(huán)應用中分立出來單獨討論。首先介紹了時鐘數(shù)據(jù)恢復電路在有線通信中的應用背景;然后討論了時鐘數(shù)據(jù)恢復鎖相環(huán)環(huán)路的基本原理，介紹了主要性能指標和環(huán)路特性;接著深入介紹各個子模塊的電路設計細節(jié)，包括線性鑒相器、二進制鑒相器、半速率鑒相器、四相位鑒頻器和電荷泵;最后以全數(shù)字時鐘數(shù)據(jù)恢復電路為例，講解了主要的數(shù)據(jù)恢復系統(tǒng)架構形式。

在附錄中，列出鎖相環(huán)設計中用到的主要術語的中英文對照，既可避免術語翻譯的歧義，也方便讀者查閱英文參考文獻時與本書內(nèi)容對照比較。

本書是筆者在國內(nèi)和國外學習工作多年，尤其是近10年在美國高通公司射頻模擬集成電路設計部從事一線設計工作的經(jīng)驗所得，以及基于筆者在加州大學圣地亞哥分校教授鎖相環(huán)設計課程的講義材料。僅希望本書能對全國廣大集成電路設計人員和院校學生研究人員的工作學習提供一些參考和幫助。由于寫作時間倉促以及作者學識所限，疏漏不足之處還望讀者指正。

2013年5月于美國加州圣地亞哥市

鎖相環(huán)設計是現(xiàn)代集成電路設計中的一個重要課題，在射頻無線通信、高速有線通信、光纖通信以及高性能數(shù)字電路等領域中都占有重要的地位。而且，鎖相環(huán)作為電路設計理論中最重要的混合信號負反饋系統(tǒng)之一，是一個合格的射頻及混合信號集成電路設計師必須了解和掌握的一項電路設計專業(yè)知識。頻率合成器是鎖相環(huán)在通信電路中最重要的應用，在任何一個無線接收發(fā)射器中都可以找到多個頻率合成器。了解和掌握頻率合成器性能指標、系統(tǒng)和電路單元設計，是一名通信集成電路設計師必備的專業(yè)素養(yǎng)。鎖相環(huán)的另一個重要應用是時鐘和數(shù)據(jù)恢復，主要應用于高速有線通信，包括光纖通信和金屬導線通信。

近20年以來，隨著無線通信設備、無線智能終端的普及和高速互聯(lián)網(wǎng)絡的發(fā)展，包括頻率合成器和時鐘恢復電路在內(nèi)的通信電路設計技術都取得了長足的進步，尤其是基于大規(guī)模量產(chǎn)和較低成本CMOS工藝的射頻集成電路設計已經(jīng)成為工業(yè)界的主流。任何實用的射頻電路設計的知識，都應該是基于CMOS工藝和器件的實現(xiàn)。

隨著中國30多年飛速的發(fā)展，國內(nèi)已經(jīng)形成了對無線通信設備和終端具有巨大需求的市場。相應地，在國內(nèi)出現(xiàn)了許多本土和來自海外的射頻集成電路設計和生產(chǎn)廠商，射頻集成電路設計的水準和對這方面人才的需求也大幅上升。但是在此方面的教學和專業(yè)培訓卻相對滯后，尤其是大學教科書，還是停留在翻譯國外教材或沿用老化的教材，和其他相關領域如計算機教材形成很大的反差。隨著中國集成電路設計產(chǎn)業(yè)的發(fā)展壯大，據(jù)筆者了解，廣大的設計人員苦于沒有一本跟上學科前沿、選材契合設計實踐的中文參考書。

即便在國外已有的參考書中，大部分已出版多年，雖然會在再版時更新和補充一些新的內(nèi)容，但仍無法跟上技術的進步。比如很多關于鎖相環(huán)的參考書是基于反饋控制理論來講述的，包含了大量的控制理論，卻沒有結合集成電路設計。還有很多鎖相環(huán)的參考書選材過于龐雜，涵蓋了大量的控制理論和通信信號處理，等等，和鎖相環(huán)集成電路的設計基本沒有任何直接的聯(lián)系。另外一類鎖相環(huán)參考書則選題非常狹窄和專業(yè)，比如只講述全數(shù)字鎖相環(huán)等非常專門的知識，這類參考書通常是由某博士論文直接改編或一組專業(yè)論文編纂而來的，很難針對廣大的集成電路設計人員和院校中的研究人員。CMOS集成鎖相環(huán)電路設計前言[1][2][2]本書以鎖相環(huán)及鎖相環(huán)在射頻頻率合成器和時鐘恢復中的應用為主題，以集成CMOS為電路實現(xiàn)方法，詳細討論從基礎原理、系統(tǒng)考量和晶體管級電路設計細節(jié)到實際設計生產(chǎn)中遇到的實際問題，盡力給廣大工業(yè)界集成電路設計人員和院校研究機構研究人員和研究生提供一本原理清晰透徹、設計講解詳細豐富、內(nèi)容前沿實用的集成電路設計參考書。

從選材來看，從鎖相環(huán)負反饋原理出發(fā)，先介紹鎖相環(huán)及頻率合成器在通信電路中的應用和性能，然后由鎖相環(huán)基本結構、主要模塊電路設計細節(jié)逐漸深入到基于差分積分調(diào)制器的分數(shù)型鎖相環(huán)設計，包括其核心的差分積分調(diào)制器設計，接著擴展到最前沿的全數(shù)字鎖相環(huán)設計和基于鎖相環(huán)的相位調(diào)制。在鎖相環(huán)設計之外，專門介紹壓控振蕩器的設計，包括電容電感振蕩器和環(huán)振蕩器設計;此外介紹了基于延遲鎖定環(huán)的頻率合成器，最后指出在實際鎖相環(huán)設計生產(chǎn)中的問題。由于時鐘和數(shù)據(jù)恢復電路設計較為獨立，自成一體，在第14章中單獨進行介紹。從其在高速有線通信中的應用背景出發(fā)，先介紹其主要設計指標、基本環(huán)路結構，然后講解基本子電路模塊，包括全速率和半速率線性和二進制鑒相器、鑒頻器和電荷泵等，最后以基于相位內(nèi)插值的數(shù)字時鐘恢復電路結束。

本書以CMOS鎖相環(huán)及其在射頻頻率合成器和時鐘恢復中的應用為主題，詳細討論了相關基礎原理、系統(tǒng)考量和晶體管級實用電路設計。

全書共14章。第1~4章介紹了頻率合成器應用和性能指標，鎖相環(huán)的基本結構原理，子模塊電路設計和噪聲;第5~7章討論了差分積分調(diào)制分數(shù)線鎖相環(huán)設計;第8~9章講述全數(shù)字鎖相環(huán)設計和相位調(diào)制。第10~11章介紹振蕩器設計、相位噪聲和抖動;第12章講述了延遲鎖定環(huán);第13章討論了實用鎖相環(huán)設計;第14章講述了時鐘和數(shù)據(jù)恢復電路設計。

本書系統(tǒng)介紹了CMOS集成鎖相環(huán)設計的各個方面，可以作為高等院校工科微納電子、集成電路設計、通信與電子系統(tǒng)等專業(yè)高年級本科和研究生教材，同時可作為模擬混合電路設計、射頻通信電路系統(tǒng)設計人員的參考書。

第1章鎖相環(huán)導論1

1.1鎖相環(huán)的工作原理簡述1

1.2鎖相環(huán)在射頻頻率合成器中的應用3

1.3相位噪聲4

1.4頻率合成器的其他重要指標8

1.4.1鎖定時間和鎖定頻率范圍8

1.4.2雜散8

1.4.3時鐘抖動10

參考文獻10

第2章鎖相環(huán)系統(tǒng)基本原理11

2.1鎖相環(huán)的基本結構和子模塊11

2.2一類鎖相環(huán)13

2.3二類鎖相環(huán)15

2.4鎖相環(huán)離散時間采樣系統(tǒng)特性18

參考文獻20

第3章鎖相環(huán)基本模塊電路21

3.1鑒頻鑒相器21

3.2電荷泵設計23

3.2.1電荷泵的工作原理23

3.2.2電荷泵的非理想特性和盲區(qū)24

3.2.3由電荷泵誤差造成的鎖相環(huán)輸入靜態(tài)相位差25

3.2.4常用電荷泵設計實例27

3.3分頻器設計29

3.3.1雙模分頻器的工作原理29

3.3.2雙模預定標器30

3.3.3分頻器電路設計32

3.3.4可編程計數(shù)器34

3.3.5多模預定標器和多模分頻器37

3.4環(huán)路濾波器38CMOS集成鎖相環(huán)電路設計

參考文獻39

第4章鎖相環(huán)噪聲分析40

4.1噪聲基礎40

4.1.1器件噪聲40

4.1.2噪聲隨機過程及其功率頻譜密度41

4.1.3離散時間系統(tǒng)噪聲和kT/C噪聲42

4.2時鐘緩沖器和分頻器相位噪聲44

4.3電荷泵噪聲47

4.4鎖相環(huán)噪聲源及傳遞函數(shù)48

參考文獻51

第5章鎖相環(huán)架構及差分積分調(diào)制器原理52

5.1整數(shù)型鎖相環(huán)52

5.2欠采樣整數(shù)型鎖相環(huán)53

5.3分數(shù)型鎖相環(huán)55

5.4差分積分調(diào)制器原理56

5.5差分積分調(diào)制器噪聲整形57

參考文獻60

第6章差分積分調(diào)制器設計61

6.1差分積分調(diào)制器主要結構類型61

6.2差分積分調(diào)制器的選擇和性能指標62

6.3差分積分調(diào)制器設計步驟63

參考文獻65

第7章DSM分數(shù)型鎖相環(huán)設計66

7.1差分積分調(diào)制器噪聲在鎖相環(huán)中的傳遞函數(shù)66

7.2鎖相環(huán)線性度和DSM噪聲混疊68

7.3通過改變電荷泵工作條件來提高線性度69

7.4分數(shù)型鎖相環(huán)的DSM噪聲補償71

7.5最小二乘法及其在DSM噪聲補償中的應用73

參考文獻76

第8章全數(shù)字鎖相環(huán)77

8.1全數(shù)字鎖相環(huán)結構77

8.2數(shù)字環(huán)路濾波器的實現(xiàn)81

8.3時間/相位數(shù)字轉換器82

8.4噪聲整形時間數(shù)字轉換器85

8.5數(shù)字控制振蕩器87

8.6二進制鑒相器全數(shù)字鎖相環(huán)88

8.7全數(shù)字鎖相環(huán)和模擬鎖相環(huán)的比較89

參考文獻90

第9章鎖相環(huán)相位調(diào)制92

9.1兩點相位調(diào)制基本原理92

9.2模擬鎖相環(huán)實現(xiàn)兩點相位調(diào)制95

9.3數(shù)字鎖相環(huán)實現(xiàn)兩點相位調(diào)制96

9.4偏置鎖相環(huán)相位調(diào)制97

參考文獻98

第10章振蕩器和相位噪聲99

10.1振蕩器基礎99

10.2振蕩器相位噪聲機制103

10.2.1線性時不變相位噪聲模型103

10.2.2線性時變相位噪聲模型104

10.2.3基于時變相位模型降低相位噪聲的方法107

10.2.4振蕩器相位噪聲的精確模型109

10.3電感電容振蕩器設計110

10.3.1考比茲振蕩器和哈特利振蕩器110

10.3.2負跨導振蕩器111

10.4振蕩器注入鎖定和牽引114

參考文獻118

第11章環(huán)振蕩器和時鐘抖動119

11.1環(huán)振蕩器設計119

11.2相位噪聲和時鐘抖動121

11.3環(huán)振蕩器周期抖動和相位噪聲124

參考文獻126

第12章基于延遲鎖定環(huán)的頻率合成128

12.1延遲鎖定環(huán)基本原理128

12.2基于時鐘沿組合的頻率合成129

12.3倍乘延遲鎖定環(huán)132

參考文獻133

第13章頻率合成器設計中的實用問題134

13.1參考雜散機理和抑制方法135

13.2分數(shù)雜散機理和抑制方法138

13.3壓控振蕩器的實用設計140

第14章時鐘和數(shù)據(jù)恢復142

14.1時鐘數(shù)據(jù)恢復在有線數(shù)據(jù)通信中的應用142

14.2時鐘數(shù)據(jù)恢復中的時鐘抖動144

14.3時鐘數(shù)據(jù)恢復系統(tǒng)基本結構146

14.3.1基于二類鎖相環(huán)的時鐘數(shù)據(jù)恢復146

14.3.2基于延遲相位鎖定的時鐘數(shù)據(jù)恢復148

14.4時鐘數(shù)據(jù)恢復電路子模塊電路設計149

14.4.1線性鑒相器150

14.4.2二進制鑒相器152

14.4.3半速率線性鑒相器和半速率二進制鑒相器154

14.4.4鑒頻器155

14.4.5電荷泵157

14.5時鐘數(shù)據(jù)恢復系統(tǒng)架構158

14.6基于數(shù)字相位轉換器的數(shù)字時鐘數(shù)據(jù)恢復系統(tǒng)159

參考文獻160

附錄主要專業(yè)術語中英對照表162

《CMOS集成電路設計手冊(第3版·模擬電路篇)》是IEEE微電子系統(tǒng)經(jīng)典圖書、電子與計算機工程領域獲獎作?！禖MOS集成電路設計手冊(第3版·模擬電路篇)》是CMOS集成電路設計領域的權威書籍，特色鮮明:

深入討論了模擬和數(shù)字晶體管級的設計技術;

結合使用了CMOSedu.com(提供了許多計算機輔助設計工具的應用案例)的在線資源

詳細討論了鎖相環(huán)和延遲鎖相環(huán)、混合信號電路、數(shù)據(jù)轉換器以及電路噪聲

給出實際工藝參數(shù)、設計規(guī)則和版圖實例

給出上百個設計實例、相關討論以及章后習題

揭示了晶體管級設計中所需要考慮的各方面要求

R.Jacob(Jake)Baker是一位工程師、教育家以及發(fā)明家。他有超過20年的工程經(jīng)驗并在集成電路設計領域擁有超過200項的專利。Jake也是多本電路設計圖書的作者。

CMOS集成電路設計手冊(第3版·基礎篇)榮獲美國工程教育協(xié)會獎

CMOS集成電路設計手冊(第3版·基礎篇)是CMOS集成電路設計領域的權威書籍，有著以下的優(yōu)點

1. 專門討論了CMOS集成電路設計的基礎知識。

2. 詳細討論了CMOS集成電路的結構、工藝以及相關的電參數(shù)知識。

3. 理論知識的討論深入淺出，有利于讀者理解。

4. 對書中涵蓋的內(nèi)容，作者做了較為詳細的描述，細致入微，有助于讀者打下堅實的理論的基礎。