《FPGA開(kāi)發(fā)與應(yīng)用》是2010年9月1日清華大學(xué)出版社出版的書(shū)。
| 書(shū)名 | FPGA開(kāi)發(fā)與應(yīng)用 | 出版社 | 清華大學(xué)出版社 |
|---|---|---|---|
| 出版時(shí)間 | 2010年9月1日 | 版次 | 第1版 |
做無(wú)線通信買帶你想要的網(wǎng)絡(luò)模塊的開(kāi)發(fā)板就可以。 具體可以查網(wǎng)站開(kāi)發(fā)板的實(shí)驗(yàn)例程和硬件資源,有無(wú)線通信相關(guān)實(shí)驗(yàn)的最好。 一般涉及到無(wú)線通信,都會(huì)涉及到Nios中編程,所以不單純是VHDL。
變頻器實(shí)際上就是一個(gè)逆變器.它首先是將交流電變?yōu)橹绷麟?然后用電子元件對(duì)直流電進(jìn)行開(kāi)關(guān).變?yōu)榻涣麟?一般功率較大的變頻器用可控硅.并設(shè)一個(gè)可調(diào)頻率的裝置.使頻率在一定范圍內(nèi)可調(diào).用來(lái)控制電機(jī)的轉(zhuǎn)數(shù).使...
a、BANK劃分原則:上下bank(頂和低-也叫列column)存儲(chǔ)器接口 左右bank(左右--也叫ROW)高速收發(fā)--LVDS(帶DPA-OCT)(若DDR分配到?jīng)]有RUP,RDN的B...
基于軟件工程的Web開(kāi)發(fā)與應(yīng)用
格式:pdf
大?。?span id="do3szbk" class="single-tag-height">1.6MB
頁(yè)數(shù): 1頁(yè)
評(píng)分: 4.6
介紹了Web工程及其與傳統(tǒng)軟件工程的顯著區(qū)別,討論了一種具體的、切實(shí)可行的實(shí)施web工程的方法。該方法借鑒了傳統(tǒng)軟件工程的某些思想,對(duì)基于Web的應(yīng)用系統(tǒng)采用結(jié)構(gòu)化的方法進(jìn)行分析和設(shè)計(jì),在整個(gè)開(kāi)發(fā)過(guò)程中應(yīng)用螺旋模型,同時(shí)融入Web應(yīng)用的開(kāi)發(fā)特性,最后給出了一個(gè)開(kāi)發(fā)示例。
談橋梁檢測(cè)與監(jiān)測(cè)的開(kāi)發(fā)與應(yīng)用狀況
格式:pdf
大?。?span id="pl3ve34" class="single-tag-height">1.6MB
頁(yè)數(shù): 2頁(yè)
評(píng)分: 3
談橋梁檢測(cè)與監(jiān)測(cè)的開(kāi)發(fā)與應(yīng)用狀況——隨著道路交通建設(shè)的發(fā)展,以及橋梁使用年齡的增長(zhǎng),結(jié)構(gòu)老化的數(shù)量越來(lái)越多。舊橋梁結(jié)構(gòu)的維修和改造都需要事先對(duì)結(jié)構(gòu)狀況進(jìn)行監(jiān)測(cè)、檢測(cè)與評(píng)價(jià)。但目前的檢測(cè)技術(shù)都尚需完善或開(kāi)發(fā)。下面我們以橋梁的主要組成部分為重點(diǎn),...

內(nèi)容簡(jiǎn)介
CPLD/FPGA是目前應(yīng)用最為廣泛的兩種可編程專用集成電路(ASIC),特別適合于產(chǎn)品的樣品開(kāi)發(fā)與小批量生產(chǎn)。本書(shū)從現(xiàn)代電子系統(tǒng)設(shè)計(jì)的角度出發(fā),以全球著名的可編程邏輯器件供應(yīng)商Xilinx公司的產(chǎn)品為背景,系統(tǒng)全面地介紹該公司的CPLD/FPGA產(chǎn)品的結(jié)構(gòu)原理、性能特點(diǎn)、設(shè)計(jì)方法以及相應(yīng)的EDA工具軟件,重點(diǎn)介紹CPLD/FPGA在數(shù)字系統(tǒng)設(shè)計(jì)、數(shù)字通信與數(shù)字信號(hào)處理等領(lǐng)域中的應(yīng)用。本書(shū)內(nèi)容新穎
目錄
第1章 可編程ASIC與EDA技術(shù)
第2章 Xilinx CPLD系列器件
第3章 Xilinx FPGA系列器件
第4章 CPLD/FPGA的邊界掃描測(cè)試
第5章 Xilinx Foundation應(yīng)用基礎(chǔ)
第6章 Foundation高級(jí)應(yīng)用
第7章 VHDL語(yǔ)言簡(jiǎn)介
第8章 CPLD/FPGA在數(shù)字系統(tǒng)設(shè)計(jì)中的應(yīng)用
第9章 CPLD/FPGA在通信領(lǐng)域的應(yīng)用
第10章 CPLD/FPGA在DSP領(lǐng)域的應(yīng)用
第11章 CPLD/FPGA在微機(jī)系統(tǒng)領(lǐng)域的應(yīng)用
附錄 GW48型EDA實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)使用介紹
參考文獻(xiàn)
下載鏈接:

基本特點(diǎn)
1),用戶不需要投片生產(chǎn),就能得到合用的芯片。
2)FPGA可做其它全定制或半定制ASIC電路的中試樣片。
3)FPGA。
4)FPGA是ASIC電路中的器件之一。
5) FPGA,可以與CMOS、TTL電平兼容。
可以說(shuō),F(xiàn)PGA芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一。
FPGA是由存放在片內(nèi)RAM中的程序來(lái)設(shè)置其工作狀態(tài)的,因此,工作時(shí)需要對(duì)片內(nèi)的RAM進(jìn)行編程。用戶可以根據(jù)不同的配置模式,采用不同的編程方式。
加電時(shí),F(xiàn)PGA芯片將EPROM中數(shù)據(jù)讀入片內(nèi)編程RAM中,配置完成后,F(xiàn)PGA進(jìn)入工作狀態(tài)。掉電后,F(xiàn)PGA恢復(fù)成白片,內(nèi)部邏輯關(guān)系消失,因此,F(xiàn)PGA能夠反復(fù)使用。FPGA的編程無(wú)須專用的FPGA編程器,只須用通用的EPROM、PROM編程器即可。當(dāng)需要修改FPGA功能時(shí),只需換一片EPROM即可。這樣,同一片F(xiàn)PGA,不同的編程數(shù)據(jù),可以產(chǎn)生不同的電路功能。因此,F(xiàn)PGA的使用非常靈活。
具有 100k 系統(tǒng)門 1/13 英寸 CMOS VGA (640x480) 彩色攝像機(jī)模塊的 Xilinx Spartan 3E FPGA
用于圖形/視頻緩沖器的 1MB 異步 10nsec SRAM
用于提高 LCD 性能的存儲(chǔ)器映射 LCD I/F
用于存儲(chǔ)配置數(shù)據(jù)的 1KB I2C 存儲(chǔ)器
用于 FPGA 編程的標(biāo)準(zhǔn) 1 x 6 和 2 x 5 接頭
8 個(gè) FPGA 測(cè)試板(可提供 3 個(gè) I/O 和 5 個(gè)輸入)為用戶提供了靈活的功能
8 個(gè) FPGA 測(cè)試板可提供 5 個(gè)輸入和 3 個(gè) I/O,便于用戶在 GPM D16-A12 模式下以 50MHz 的頻率進(jìn)行 EPI