安靠封裝測(cè)試（上海）有限公司

2020年4月，安靠封裝測(cè)試（上海）有限公司入選2019年中國(guó)進(jìn)口企業(yè)200強(qiáng) 、2019年中國(guó)出口企業(yè)200強(qiáng)。 2100433B

安靠技術(shù)成立于1968年，在菲律賓有7家工廠， 韓國(guó)有4家， 中國(guó)臺(tái)灣有2家，日本和中國(guó)上海各一家。安靠技術(shù)總部在美國(guó)賓夕法尼亞州的西徹斯特。研發(fā)中心、產(chǎn)品及市場(chǎng)部在亞利桑那州的香德勒。 除了在太平洋沿岸有工廠外， 安靠技術(shù)在加州、 波士頓、麻薩諸塞州、歐文、奧斯汀、德克薩斯、東京、新加坡、倫敦、中國(guó)臺(tái)灣和法國(guó)等均有生產(chǎn)及銷售代表處。在全球有22，000名員工。

半導(dǎo)體封裝測(cè)試芯片級(jí)封裝CSP

幾年之前封裝本體面積與芯片面積之比通常都是幾倍到幾十倍，但近幾年來(lái)有些公司在BGA、TSOP的基礎(chǔ)上加以改進(jìn)而使得封裝本體面積與芯片面積之比逐步減小到接近1的水平，所以就在原來(lái)的封裝名稱下冠以芯片級(jí)封裝以用來(lái)區(qū)別以前的封裝。

人們對(duì)芯片級(jí)封裝還沒(méi)有一個(gè)統(tǒng)一的定義，有的公司將封裝本體面積與芯片面積之比小于2的定為CSP，而有的公司將封裝本體面積與芯片面積之比小于1.4或1.2的定為CSP。開(kāi)發(fā)應(yīng)用最為廣泛的是FBGA和QFN等，主要用于內(nèi)存和邏輯器件。CSP的引腳數(shù)還不可能太多，從幾十到一百多。這種高密度、小巧、扁薄的封裝非常適用于設(shè)計(jì)小巧的掌上型消費(fèi)類電子裝置。

CSP封裝具有以下特點(diǎn)：解決了IC裸芯片不能進(jìn)行交流參數(shù)測(cè)試和老化篩選的問(wèn)題；封裝面積縮小到BGA的1/4至1/10；延遲時(shí)間縮到極短；CSP封裝的內(nèi)存顆粒不僅可以通過(guò)PCB板散熱，還可以從背面散熱，且散熱效率良好。就封裝形式而言，它屬于已有封裝形式的派生品，因此可直接按照現(xiàn)有封裝形式分為四類：框架封裝形式、硬質(zhì)基板封裝形式、軟質(zhì)基板封裝形式和芯片級(jí)封裝。

半導(dǎo)體封裝測(cè)試多芯片模塊MCM

20世紀(jì)80年代初發(fā)源于美國(guó)，為解決單一芯片封裝集成度低和功能不夠完善的問(wèn)題，把多個(gè)高集成度、高性能、高可靠性的芯片，在高密度多層互聯(lián)基板上組成多種多樣的電子模塊系統(tǒng)，從而出現(xiàn)多芯片模塊系統(tǒng)。它是把多塊裸露的IC芯片安裝在一塊多層高密度互連襯底上，并組裝在同一個(gè)封裝中。它和CSP封裝一樣屬于已有封裝形式的派生品。

多芯片模塊具有以下特點(diǎn)：封裝密度更高，電性能更好，與等效的單芯片封裝相比體積更小。如果采用傳統(tǒng)的單個(gè)芯片封裝的形式分別焊接在印刷電路板上，則芯片之間布線引起的信號(hào)傳輸延遲就顯得非常嚴(yán)重，尤其是在高頻電路中，而此封裝最大的優(yōu)點(diǎn)就是縮短芯片之間的布線長(zhǎng)度，從而達(dá)到縮短延遲時(shí)間、易于實(shí)現(xiàn)模塊高速化的目的。

半導(dǎo)體封裝測(cè)試WLCSP

此封裝不同于傳統(tǒng)的先切割晶圓，再組裝測(cè)試的做法，而是先在整片晶圓上進(jìn)行封裝和測(cè)試，然后再切割。它有著更明顯的優(yōu)勢(shì)：首先是工藝大大優(yōu)化，晶圓直接進(jìn)入封裝工序，而傳統(tǒng)工藝在封裝之前還要對(duì)晶圓進(jìn)行切割、分類；所有集成電路一次封裝，刻印工作直接在晶圓上進(jìn)行，設(shè)備測(cè)試一次完成，有別于傳統(tǒng)組裝工藝；生產(chǎn)周期和成本大幅下降，芯片所需引腳數(shù)減少，提高了集成度；引腳產(chǎn)生的電磁干擾幾乎被消除，采用此封裝的內(nèi)存可以支持到800MHz的頻率，最大容量可達(dá)1GB，所以它號(hào)稱是未來(lái)封裝的主流。它的不足之處是芯片得不到足夠的保護(hù)。

半導(dǎo)體封裝測(cè)試過(guò)程

封裝過(guò)程為：來(lái)自晶圓前道工藝的晶圓通過(guò)劃片工藝后，被切割為小的晶片（Die），然后將切割好的晶片用膠水貼裝到相應(yīng)的基板（引線框架）架的小島上，再利用超細(xì)的金屬（金、錫、銅、鋁）導(dǎo)線或者導(dǎo)電性樹(shù)脂將晶片的接合焊盤(pán)（Bond Pad）連接到基板的相應(yīng)引腳（Lead）,并構(gòu)成所要求的電路；然后再對(duì)獨(dú)立的晶片用塑料外殼加以封裝保護(hù)，塑封之后，還要進(jìn)行一系列操作，如后固化（Post Mold Cure）、切筋和成型（Trim&Form）、電鍍（Plating）以及打印等工藝。封裝完成后進(jìn)行成品測(cè)試，通常經(jīng)過(guò)入檢（Incoming）、測(cè)試（Test）和包裝（Packing）等工序，最后入庫(kù)出貨。典型的封裝工藝流程為：劃片 裝片 鍵合 塑封 去飛邊 電鍍 打印 切筋和成型 外觀檢查 成品測(cè)試 包裝出貨。

半導(dǎo)體封裝測(cè)試形式

半導(dǎo)體器件有許多封裝形式，按封裝的外形、尺寸、結(jié)構(gòu)分類可分為引腳插入型、表面貼裝型和高級(jí)封裝三類。從DIP、SOP、QFP、PGA、BGA到CSP再到SIP，技術(shù)指標(biāo)一代比一代先進(jìn)?？傮w說(shuō)來(lái)，半導(dǎo)體封裝經(jīng)歷了三次重大革新：第一次是在上世紀(jì)80年代從引腳插入式封裝到表面貼片封裝，它極大地提高了印刷電路板上的組裝密度；第二次是在上世紀(jì)90年代球型矩陣封裝的出現(xiàn)，滿足了市場(chǎng)對(duì)高引腳的需求，改善了半導(dǎo)體器件的性能；芯片級(jí)封裝、系統(tǒng)封裝等是第三次革新的產(chǎn)物，其目的就是將封裝面積減到最小。

芯片封裝測(cè)試的定義？ 什么是芯片封裝？ 思科微電子芯片研發(fā)技術(shù)中心