超大規(guī)模集成電路不足

由于技術(shù)規(guī)模不斷擴(kuò)大，微處理器的復(fù)雜程度也不斷提高，微處理器的設(shè)計者已經(jīng)遇到了若干挑戰(zhàn)。

1功耗、散熱：隨著元件集成規(guī)模的提升，單位體積產(chǎn)生的熱功率也逐漸變大，然而器件散熱面積不變，造成單位面積的熱耗散達(dá)不到要求。同時，單個晶體管微弱亞閾值電流造成的靜態(tài)功耗由于晶體管數(shù)量的大幅增加而變得日益顯著。人們提出了一些低功耗設(shè)計技術(shù)，例如動態(tài)電壓/頻率調(diào)節(jié)（dynamic voltage and frequency scaling (DVFS)），來降低耗散總功率。

2工藝偏差：由于光刻技術(shù)受限于光學(xué)規(guī)律，更高精確度的摻雜以及刻蝕會變得更加困難，造成誤差的可能性會變大。設(shè)計者必須在芯片制造前進(jìn)行技術(shù)仿真。

3更嚴(yán)格的設(shè)計規(guī)律：由于光刻和刻蝕工藝的問題，集成電路布局的設(shè)計規(guī)則必須更加嚴(yán)格。在設(shè)計布局時，設(shè)計者必須時刻考慮這些規(guī)則。定制設(shè)計的總開銷已經(jīng)達(dá)到了一個臨界點(diǎn)，許多設(shè)計機(jī)構(gòu)都傾向于始于電子設(shè)計自動化來實現(xiàn)自動設(shè)計。

4設(shè)計收斂：由于數(shù)字電子應(yīng)用的時鐘頻率趨于上升，設(shè)計者發(fā)現(xiàn)要在整個芯片上保持低時鐘偏移更加困難。這引發(fā)了對于多核心、多處理器架構(gòu)的興趣（參見阿姆達(dá)爾定律）。

5成本：隨著晶粒尺寸的縮小，晶圓尺寸變大，單位晶圓面積上的晶粒數(shù)增加，這樣制造工藝所用到的光掩模的復(fù)雜程度就急劇上升。現(xiàn)代高精度的光掩模技術(shù)十分昂貴。

截至2012年晚期，數(shù)十億級別的晶體管處理器已經(jīng)得到商用。隨著半導(dǎo)體制造工藝從32納米水平躍升到下一步22納米，這種集成電路會更加普遍，盡管會遇到諸如工藝角偏差之類的挑戰(zhàn)。值得注意的例子是英偉達(dá)的GeForce 700系列的首款顯示核心，代號‘GK110’的圖形處理器，采用了全部71億個晶體管來處理數(shù)字邏輯。而Itanium的大多數(shù)晶體管是用來構(gòu)成其3千兩百萬字節(jié)的三級緩存。Intel Core i7處理器的芯片集成度達(dá)到了14億個晶體管。所采用的設(shè)計與早期不同的是它廣泛應(yīng)用電子設(shè)計自動化工具，設(shè)計人員可以把大部分精力放在電路邏輯功能的硬件描述語言表達(dá)形式，而功能驗證、邏輯仿真、邏輯綜合、布局、布線、版圖等可以由計算機(jī)輔助完成。

集成電路按集成度高低的不同可分為小規(guī)模集成電路、中規(guī)模集成電路、大規(guī)模集成電路、超大規(guī)模集成電路、特大規(guī)模集成電路和巨大規(guī)模集成電路等。

小規(guī)模集成電路于1960年出現(xiàn)，在一塊硅片上包含10-100個元件或1-10個邏輯門。如 邏輯門和觸發(fā)器等。如果用小規(guī)模數(shù)字集成電路(SSI)進(jìn)行設(shè)計組合邏輯電路時，是以門電路作為電路的基本單元，所以邏輯函數(shù)的化簡應(yīng)使使用的門電路的數(shù)目最少，而且門的輸入端數(shù)目也最少。

中規(guī)模集成電路（Medium Scale Integration：MSI）

1966年出現(xiàn)，在一塊硅片上包含100-1000個元件或10-100個邏輯門。如 ：集成計時器，寄存器，譯碼器等。

如果選用中規(guī)模集成電路(MSI)設(shè)計組合邏輯電路時，則以所用集成電路個數(shù)最少，品種最少，同時集成電路間的連線也最少。這往往需將邏輯函數(shù)表達(dá)式變換成選用電路所要求的表達(dá)形式，有時可直接用標(biāo)準(zhǔn)范式。

MSI中規(guī)模組合邏輯器件功能雖然比小規(guī)模集成電路SSI強(qiáng)，但也不像大規(guī)模集成電路LSI那樣功能專一化，這些器件產(chǎn)品的品種雖然不少，但也不可能完全符合使用者的要求，這就需要將多片級聯(lián)以擴(kuò)展其功能，而且還可以用一些標(biāo)準(zhǔn)的中規(guī)模繼承組件來實現(xiàn)其它一些組合邏輯電路的設(shè)計。用中規(guī)模集成組件來進(jìn)行組合邏輯電路設(shè)計時，其方法是選擇合適的MSI后，將實際問題轉(zhuǎn)化后的邏輯表達(dá)式變換為響應(yīng)的MSI的表達(dá)形式。用MSI設(shè)計的組合邏輯電路與用門電路設(shè)計的組合邏輯電路相比，不僅體積小，重量較輕，而且提高了工作的可靠性。

中規(guī)模數(shù)據(jù)選擇起的級聯(lián)可擴(kuò)展其選擇數(shù)據(jù)的路數(shù)，其功能擴(kuò)展不僅可用于組合邏輯電路，而且還可用于時序邏輯電路。在組合邏輯電路中主要有以下應(yīng)用：

（1）級聯(lián)擴(kuò)展，以增加選擇的路數(shù)、位數(shù)，可實現(xiàn)由多位到多位的數(shù)據(jù)傳送；

（2）作邏輯函數(shù)發(fā)生器，用以實現(xiàn)任意組合邏輯電路的設(shè)計。

大規(guī)模集成電路(Large Scale Integrated circuits：LSI)

1970年出現(xiàn)，在一塊硅片上包含103-105個元件或100-10000個邏輯門。如 ：半導(dǎo)體存儲器，某些計算機(jī)外設(shè)。628512，628128（128K）最大容量1G。

超大規(guī)模集成電路(Very Large Scale Integrated circuits：VLSI)

在一塊芯片上集成的元件數(shù)超過10萬個，或門電路數(shù)超過萬門的集成電路，稱為超大規(guī)模集成電路。超大規(guī)模集成電路是20世紀(jì)70年代后期研制成功的，主要用于制造存儲器和微處理機(jī)。64k位隨機(jī)存取存儲器是第一代超大規(guī)模集成電路，大約包含15萬個元件，線寬為3微米。

超大規(guī)模集成電路的集成度已達(dá)到600萬個晶體管，線寬達(dá)到0.3微米。用超大規(guī)模集成電路制造的電子設(shè)備，體積小、重量輕、功耗低、可靠性高。利用超大規(guī)模集成電路技術(shù)可以將一個電子分系統(tǒng)乃至整個電子系統(tǒng)“集成”在一塊芯片上，完成信息采集、處理、存儲等多種功能。例如，可以將整個386微處理機(jī)電路集成在一塊芯片上，集成度達(dá)250萬個晶體管。超大規(guī)模集成電路研制成功，是微電子技術(shù)的一次飛躍，大大推動了電子技術(shù)的進(jìn)步，從而帶動了軍事技術(shù)和民用技術(shù)的發(fā)展。超大規(guī)模集成電路已成為衡量一個國家科學(xué)技術(shù)和工業(yè)發(fā)展水平的重要標(biāo)志，也是世界主要工業(yè)國家，特別是美國和日本競爭最激烈的一個領(lǐng)域。

特大規(guī)模集成電路(Ultra Large-Scale Integration：ULSI)

1993年隨著集成了1000萬個晶體管的16M FLASH和256M DRAM的研制成功，進(jìn)入了特大規(guī)模集成電路ULSI (Ultra Large-Scale Integration)時代。特大規(guī)模集成電路的集成組件數(shù)在107～109個之間。

ULSI電路集成度的迅速增長主要取決于以下兩個因素：一是晶體生長技術(shù)已達(dá)到極高的水平；二是制造設(shè)備不斷完善，加工精度、自動化程度和可靠性的提高已使器件尺寸進(jìn)入深亞微米級領(lǐng)域。硅單晶制備技術(shù)可使晶體徑向參數(shù)均勻，體內(nèi)微缺陷減少，0.1~0.3um大小的缺陷平均可以少于0.05個/平方厘米。對電路加工過程中誘生的缺陷理論模型也有了較為完整的認(rèn)識，由此發(fā)展了一整套晶體的加工工藝。生產(chǎn)電路用的硅片直徑的不斷增大，導(dǎo)致生產(chǎn)效率大幅度提高，硅片的直徑尺寸已達(dá)到12英寸。微缺陷的減少使芯片成品率增加，0.02個/平方厘米缺陷的硅片可使256MB DRAM的成品率達(dá)到80~90%。

巨大規(guī)模集成電路（Giga Scale Integration：GSI）

1994年由于集成1億個元件的1G DRAM的研制成功，進(jìn)入巨大規(guī)模集成電路GSI（Giga Scale Integration）時代。巨大規(guī)模集成電路的集成組件數(shù)在109以上。

在1920年代，一些發(fā)明家試圖掌握控制固態(tài)二極管中電流的方法，他們的構(gòu)想在后來的雙極性晶體管中得以實現(xiàn)。然而，他們的設(shè)想直到第二次世界大戰(zhàn)結(jié)束之后才得以實現(xiàn)。在戰(zhàn)爭時期，人們把精力集中在制造雷達(dá)這樣的軍工產(chǎn)品，因此電子工業(yè)的發(fā)展并不如之后那樣迅猛，不過人們對于半導(dǎo)體物理學(xué)的了解逐漸增加，制造工藝水平也逐漸提升。戰(zhàn)后，許多科學(xué)家重新開始從事固態(tài)電子器件的研究。1947年，著名的貝爾實驗室成功地研制了晶體管。自此，電子學(xué)的研究方向從真空管轉(zhuǎn)向到了固態(tài)電子器件。

晶體管在當(dāng)時看來具有小型、高效的特點(diǎn)。1950年代，一些電子工程師希望以晶體管為基礎(chǔ)，研制比以前更高級、復(fù)雜的電路充滿了期待。然而，隨著電路復(fù)雜程度的提升，技術(shù)問題對器件性能的影響逐漸引起了人們的注意。

像計算機(jī)主板這樣復(fù)雜的電路，往往對于響應(yīng)速度有較高的要求。如果計算機(jī)的元件過于龐大，或者不同元件之間的導(dǎo)線太長，電信號就不能夠在電路中以足夠快的速度傳播，這樣會造成計算機(jī)工作緩慢，效率低下，甚至引起邏輯錯誤。

1958年，德州儀器的杰克·基爾比找到了上述問題的解決方案。他提出，可以把電路中的所有元件和芯片用同一半導(dǎo)體材料塊制成。當(dāng)時他的同事們正在度假，他們結(jié)束度假后，基爾比立即展示了他的新設(shè)計。隨后，他研制了一個這種新型電路的測試版本。1958年9月，第一個集成電路研制成功。盡管這個集成電路看來還非常粗糙，而且存在一些問題，但集成電路在電子學(xué)史上確實是個創(chuàng)新的概念。通過在同一材料塊上集成所有元件，并通過上方的金屬化層連接各個部分，就不再需要分立的獨(dú)立元件了，這樣，就避免了手工組裝元件、導(dǎo)線的步驟。此外，電路的特征尺寸大大降低。隨著電子設(shè)計自動化的逐步發(fā)展，制造工藝中的許多流程可以實現(xiàn)自動化控制。自此，把所有元件集成到單一硅片上的想法得以實現(xiàn)，小規(guī)模集成電路（Small Scale Integration, SSI）時代始于1960年代早期，后來歷經(jīng)中規(guī)模集成電路（Medium Scale Integration, MSI，1960年晚期）、大規(guī)模集成電路和超大規(guī)模集成電路（1980年早期）。超大規(guī)模集成電路的晶體管數(shù)量可以達(dá)到10,000個。

“超大規(guī)模”，是好多年以前的說法了。最先進(jìn)的制造工藝，已經(jīng)到了7納米的數(shù)量級，實際量產(chǎn)的工藝，也大都在14、22納米。按銷售額排序，排在前三位的公司是：Intel（美國）、三星（韓國）、臺積電（臺灣）。其他公司大都是歐美、日本和臺灣公司。中國大陸只有中芯國際還能跟上技術(shù)發(fā)展潮流。

《超大規(guī)模集成電路：系統(tǒng)和電路的設(shè)計原理》系統(tǒng)地介紹了超大規(guī)模集成電路專用芯片的設(shè)計原理。主要內(nèi)容包括：VLSI基礎(chǔ)，包括器件原理、工藝過程、電路抽象、版圖設(shè)計等內(nèi)容；微系統(tǒng)設(shè)計，包括IP與SOC、測試與可測試性設(shè)計、微處理器設(shè)計等內(nèi)容。 2100433B

《超大規(guī)模集成電路：系統(tǒng)和電路的設(shè)計原理》是由西北工業(yè)大學(xué)計算機(jī)學(xué)院教授高德遠(yuǎn)、樊曉椏、張盛兵等編著的面向計算機(jī)專業(yè)和微電子專業(yè)本科生和研究生的大學(xué)VSIL課程教材。該書系統(tǒng)地介紹了超大規(guī)模集成電路專用芯片的設(shè)計原理。

《超大規(guī)模集成電路設(shè)計方法學(xué)導(dǎo)論(第2版)》：清華大學(xué)電子與信息技術(shù)系列教材,高等學(xué)校電子信息類規(guī)劃教材。