漏極開(kāi)漏形式電路的特點(diǎn)

1.利用外部電路的驅(qū)動(dòng)能力，減少IC內(nèi)部的驅(qū)動(dòng)，?或驅(qū)動(dòng)比芯片電源電壓高的負(fù)載。??

2.可以將多個(gè)開(kāi)漏輸出的Pin，連接到一條線上。通過(guò)一只上拉電阻，在不增加任何器件的情況下，形成“與邏輯”關(guān)系。這也是I2C，SMBus等總線判斷總線占用狀態(tài)的原理。??

3.由于漏級(jí)開(kāi)路，所以后級(jí)電路必須接一上拉電阻，上拉電阻的電源電壓就可以決定輸出電平。這樣就可以進(jìn)行任意電平的轉(zhuǎn)換了。??

4.源極開(kāi)路提供了靈活的輸出方式，但是也有其弱點(diǎn)，就是帶來(lái)上升沿的延時(shí)。因?yàn)樯仙厥峭ㄟ^(guò)外接上拉無(wú)源電阻對(duì)負(fù)載充電，所以當(dāng)電阻選擇小時(shí)延時(shí)就小，但功耗大；反之延時(shí)大功耗小。所以如果對(duì)延時(shí)有要求，則建議用下降沿輸出 。2100433B

將兩個(gè)P區(qū)的引出線連在一起作為一個(gè)電極，稱為柵極，在N型硅片兩端各引出一個(gè)電極，分別稱為源極和漏極，很薄的N區(qū)稱為導(dǎo)電溝道。共漏極放大電路——源極輸出器。

柵極簡(jiǎn)稱為G，源極簡(jiǎn)稱為S，漏極簡(jiǎn)稱為D 。

一般的晶體管是由兩種極性的載流子，即多數(shù)載流子和反極性的少數(shù)載流子參與導(dǎo)電，因此稱為雙極型晶體管，而FET僅是由多數(shù)載流子參與導(dǎo)電，它與雙極型相反，也稱為單極型晶體管。它屬于電壓控制型半導(dǎo)體器件，具有輸入電阻高（10⁸～10⁹Ω）、噪聲小、功耗低、動(dòng)態(tài)范圍大、易于集成、沒(méi)有二次擊穿現(xiàn)象、安全工作區(qū)域?qū)挼葍?yōu)點(diǎn)，現(xiàn)已成為雙極型晶體管和功率晶體管的強(qiáng)大競(jìng)爭(zhēng)者。

在兩個(gè)高摻雜的P區(qū)中間，夾著一層低摻雜的N區(qū)（N區(qū)一般做得很薄），形成了兩個(gè)PN結(jié)。在N區(qū)的兩端各做一個(gè)歐姆接觸電極，在兩個(gè)P區(qū)上也做上歐姆電極，并把這兩P區(qū)連起來(lái)，就構(gòu)成了一個(gè)場(chǎng)效應(yīng)管 。

開(kāi)漏極就是漏極開(kāi)路，漏極開(kāi)路是驅(qū)動(dòng)電路的輸出三極管的集電極開(kāi)路，可以通過(guò)外接的上拉電阻提高驅(qū)動(dòng)能力。

特點(diǎn)

組成開(kāi)漏形式的電路有以下幾個(gè)特點(diǎn)

1. 利用外部電路的驅(qū)動(dòng)能力，減少IC內(nèi)部的驅(qū)動(dòng)。當(dāng)IC內(nèi)部MOSFET導(dǎo)通時(shí)，驅(qū)動(dòng)電流是從外部的VCC流經(jīng)R pull-up ，MOSFET到GND。IC內(nèi)部?jī)H需很小的柵極驅(qū)動(dòng)電流。

2. 可以將多個(gè)開(kāi)漏輸出的Pin，連接到一條線上。形成“與邏輯”關(guān)系。當(dāng)PIN_A、PIN_B、PIN_C任意一個(gè)變低后，開(kāi)漏線上的邏輯就為0了。這也是I2C，SMBus等總線判斷總線占用狀態(tài)的原理。

3. 可以利用改變上拉電源的電壓，改變傳輸電平。IC的邏輯電平由電源Vcc1決定，而輸出高電平則由Vcc2決定。這樣我們就可以用低電平邏輯控制輸出高電平邏輯了。

4. 開(kāi)漏Pin不連接外部的上拉電阻，則只能輸出低電平。

5. 標(biāo)準(zhǔn)的開(kāi)漏腳一般只有輸出的能力。添加其它的判斷電路，才能具備雙向輸入、輸出的能力。2100433B

除跨導(dǎo)Gfs、開(kāi)啟電壓UT以及td(on)、tr、td(off)和tf之外還有：

(1)漏極電壓UDS——電力MOSFET電壓定額

(2)漏極直流電流ID和漏極脈沖電流幅值IDM——電力MOSFET電流定額

(3)柵源電壓UGS—— UGS>20V將導(dǎo)致絕緣層擊穿 。

(4)極間電容——極間電容CGS、CGD和CDS

間加正向電壓使N型半導(dǎo)體中的多數(shù)載流子-電子由源極出發(fā)，經(jīng)過(guò)溝道到達(dá)漏極形成漏極電流ID。

NMOS的特性，Vgs大于一定的值就會(huì)導(dǎo)通，適合用于源極接地時(shí)的情況（低端驅(qū)動(dòng)），只要柵極電壓大于參數(shù)手冊(cè)中給定的Vgs就可以了，漏極D接電源，源極S接地。需要注意的是Vgs指的是柵極G與源極S的壓差，所以當(dāng)NMOS作為高端驅(qū)動(dòng)時(shí)候，當(dāng)漏極D與源極S導(dǎo)通時(shí)，漏極D與源極S電勢(shì)相等，那么柵極G必須高于源極S與漏極D電壓，漏極D與源極S才能繼續(xù)導(dǎo)通。2100433B