數(shù)字電子技術(shù)基礎(chǔ)圖書(shū)目錄

第1章數(shù)制與碼制

內(nèi)容提要

1.1概述

1.2數(shù)制的表示方法

1.3十進(jìn)制數(shù)與二進(jìn)制數(shù)之間的轉(zhuǎn)換

1.4二進(jìn)制算術(shù)運(yùn)算

1.5二進(jìn)制數(shù)的反碼和補(bǔ)碼

1.6帶符號(hào)數(shù)的表示方法

1.7十六進(jìn)制數(shù)的轉(zhuǎn)換及運(yùn)算

1.8碼制的表示方法

本章小結(jié)

習(xí)題

第2章邏輯代數(shù)基礎(chǔ)

內(nèi)容提要

2.1概述

2.2邏輯代數(shù)的3種基本運(yùn)算

2.3邏輯代數(shù)的基本公式和常用公式

2.3.1邏輯代數(shù)的基本公式

2.3.2邏輯代數(shù)的常用公式

2.4邏輯函數(shù)及其表示方法

2.4.1邏輯函數(shù)

2.4.2邏輯函數(shù)的表示

2.5邏輯函數(shù)的兩種標(biāo)準(zhǔn)形式

2.5.1邏輯函數(shù)的最小項(xiàng)和最大項(xiàng)

2.5.2邏輯函數(shù)的最小項(xiàng)之和表達(dá)式

2.5.3邏輯函數(shù)的最大項(xiàng)之積表達(dá)式

2.5.4最小項(xiàng)之和與最大項(xiàng)之積之間的相互轉(zhuǎn)換

2.6邏輯函數(shù)的公式化簡(jiǎn)法

2.7邏輯函數(shù)的卡諾圖化簡(jiǎn)法

2.7.1邏輯函數(shù)的卡諾圖表示法

2.7.2邏輯函數(shù)的卡諾圖化簡(jiǎn)法

2.8具有無(wú)關(guān)最小項(xiàng)的邏輯函數(shù)及其化簡(jiǎn)方法

本章小結(jié)

習(xí)題

第3章門(mén)電路

內(nèi)容提要

3.1概述

3.2CMOS邏輯電路

3.2.1MOS晶體管的基本開(kāi)關(guān)電路

3.2.2CMOS反相器

3.2.3CMOS與非門(mén)和或非門(mén)

3.2.4擴(kuò)展輸入門(mén)

3.2.5驅(qū)動(dòng)門(mén)

3.2.6CMOS 與或非門(mén)

3.3CMOS邏輯門(mén)的電氣特性

3.3.1CMOS邏輯門(mén)的靜態(tài)特性

3.3.2HC和HCT系列

3.4其他CMOS邏輯門(mén)

3.4.1CMOS異或羅輯門(mén)

3.4.2CMOS傳輸門(mén)

3.4.3三態(tài)輸出門(mén)

3.4.4漏極開(kāi)路輸出門(mén)（OD門(mén)）

3.5TTL門(mén)電路

3.5.1雙極型晶體管的開(kāi)關(guān)特性

3.5.2TTL反相門(mén)

3.5.3TTL系列其他類(lèi)型的邏輯門(mén)

3.6TTL邏輯系列的電氣特性

本章小結(jié)

習(xí)題

第4章VHDL語(yǔ)言基礎(chǔ)

內(nèi)容提要

4.1概述

4.1.1EDA技術(shù)和HDL的發(fā)展

4.1.2VHDL和Verilog HDL

4.2VHDL程序結(jié)構(gòu)

4.3實(shí)體和結(jié)構(gòu)體

4.4用QuartusⅡ開(kāi)發(fā)數(shù)字系統(tǒng)

4.4.1QuartusⅡ集成環(huán)境開(kāi)發(fā)軟件

4.4.2QuartusⅡ集成開(kāi)發(fā)軟件的特點(diǎn)

4.4.3QuartusⅡ的基本開(kāi)發(fā)流程

4.5VHDL語(yǔ)法 Port、Mode、Type

4.6VHDL信號(hào)的表示

4.7VHDL程序結(jié)構(gòu)語(yǔ)句

4.7.1程序結(jié)構(gòu)語(yǔ)句

4.7.2并行語(yǔ)句結(jié)構(gòu)

4.7.3順序語(yǔ)句

4.7.4賦值語(yǔ)句

本章小結(jié)

習(xí)題

第5章組合邏輯電路

內(nèi)容提要

5.1概述

5.2組合邏輯電路的分析方法

5.3組合邏輯電路的設(shè)計(jì)方法

5.4加法器

5.4.1半加器與全加器

5.4.2二進(jìn)制加法器

5.4.3用VHDL實(shí)現(xiàn)加法器

5.5譯碼器

5.5.1二進(jìn)制譯碼器

5.5.2譯碼器應(yīng)用

5.5.3用VHDL語(yǔ)言設(shè)計(jì)譯碼器

5.6BCD譯碼器和七段顯示譯碼器

5.6.1BCD譯碼器

5.6.2BCD7段顯示譯碼器

5.6.3用VHDL設(shè)計(jì)7段顯示譯碼器

5.7多路選擇器

5.7.1多路選擇器的概念

5.7.2MSI多路選擇器

5.7.3VHDL設(shè)計(jì)多路選擇器

5.8數(shù)值比較器

5.8.14位數(shù)值比較器

5.8.2中規(guī)模（MSI）4位數(shù)值比較器

5.8.3VHDL設(shè)計(jì)數(shù)值比較器

5.9編碼器

5.9.1二進(jìn)制編碼器

5.9.2優(yōu)先編碼器

5.9.3VHDL優(yōu)先編碼器

本章小結(jié)

習(xí)題

第6章觸發(fā)器

內(nèi)容提要

6.1概述

6.2SR鎖存器

6.3同步觸發(fā)器

6.3.1有使能控制端的SR鎖存器

6.3.2同步式SR觸發(fā)器

6.3.3同步式D觸發(fā)器

6.4主從式觸發(fā)器

6.4.1主從式觸發(fā)器的結(jié)構(gòu)

6.4.2主從式D觸發(fā)器

6.5主從式JK觸發(fā)器

6.6邊沿觸發(fā)的觸發(fā)器

6.6.1邊沿觸發(fā)的方法

6.6.2邊沿觸發(fā)的JK觸發(fā)器

6.7觸發(fā)器的動(dòng)態(tài)特性和時(shí)間參數(shù)

6.8VHDL設(shè)計(jì)鎖存器和觸發(fā)器的庫(kù)與程序包

6.8.1庫(kù)的概念及語(yǔ)法

6.8.2庫(kù)的分類(lèi)

6.8.3程序包

6.9VHDL語(yǔ)言設(shè)計(jì)鎖存器和觸發(fā)器

6.9.1SR鎖存器方法

6.9.2D鎖存器設(shè)計(jì)方法

6.9.3邊沿觸發(fā)的D觸發(fā)器設(shè)計(jì)

6.9.4異步置位/復(fù)位描述方法

6.9.5同步置位/復(fù)位描述方法

6.9.6JK觸發(fā)器和T觸發(fā)器的設(shè)計(jì)

本章小結(jié)

習(xí)題

第7章時(shí)序邏輯電路的分析與設(shè)計(jì)

內(nèi)容提要

7.1概述

7.2時(shí)序邏輯電路的分析方法

7.2.1同步時(shí)序邏輯電路的分析

7.2.2異步時(shí)序邏輯電路的分析

7.3寄存器和移位寄存器

7.3.1寄存器

7.3.2移位寄存器

7.4IC移位寄存器

7.4.174LS95B集成電路移位寄存器

7.4.2雙向移位寄存器

7.4.3通用移位寄存器（74LS194）

7.5寄存器與移位寄存器的VHDL設(shè)計(jì)

7.5.14D寄存器的VHDL設(shè)計(jì)

7.5.2移位寄存器的VHDL設(shè)計(jì)

7.5.3通用移位寄存器（74LS194）的VHDL設(shè)計(jì)

7.5.4循環(huán)移位寄存器的VHDL設(shè)計(jì)

7.6計(jì)數(shù)器

7.6.1異步計(jì)數(shù)器

7.6.2同步計(jì)數(shù)器

7.6.3任意進(jìn)制計(jì)數(shù)器

7.7可逆計(jì)數(shù)器

7.7.1減法計(jì)數(shù)器

7.7.2同步可逆計(jì)數(shù)器

7.8移位寄存器型計(jì)數(shù)器

7.8.1環(huán)形計(jì)數(shù)器

7.8.2扭環(huán)形計(jì)數(shù)器

7.8.3移位寄存器型計(jì)數(shù)器的應(yīng)用

7.9VHDL計(jì)數(shù)器設(shè)計(jì)

7.9.1VHDL設(shè)計(jì)二進(jìn)制同步計(jì)數(shù)器

7.9.2VHDL可逆計(jì)數(shù)器設(shè)計(jì)

7.9.3VHDL設(shè)計(jì)具有置數(shù)、進(jìn)位輸出功能的同步計(jì)數(shù)器

7.10狀態(tài)機(jī)的設(shè)計(jì)

7.10.1概述

7.10.2狀態(tài)機(jī)

7.10.3狀態(tài)機(jī)的設(shè)計(jì)方法與步驟

7.10.4摩爾型狀態(tài)機(jī)的設(shè)計(jì)

7.10.5狀態(tài)機(jī)的自啟動(dòng)設(shè)計(jì)

7.10.6米利型狀態(tài)機(jī)的設(shè)計(jì)

7.11VHDL實(shí)現(xiàn)狀態(tài)機(jī)的設(shè)計(jì)

7.11.1摩爾型VHDL有限狀態(tài)機(jī)的設(shè)計(jì)

7.11.2米利型VHDL有限狀態(tài)機(jī)設(shè)計(jì)

7.11.3狀態(tài)機(jī)的自啟動(dòng)VHDL設(shè)計(jì)

本章小結(jié)

習(xí)題

第8章半導(dǎo)體存儲(chǔ)器

內(nèi)容提要

8.1概述

8.2隨機(jī)存儲(chǔ)器（RAM）

8.2.1靜態(tài)RAM

8.2.2動(dòng)態(tài)RAM（DRAM）

8.3只讀存儲(chǔ)器（ROM）

8.3.1掩膜只讀存儲(chǔ)器

8.3.2可編程只讀存儲(chǔ)器（PROM和EPROM）

8.4快閃存儲(chǔ)器

8.5存儲(chǔ)器擴(kuò)展及應(yīng)用

8.5.1位擴(kuò)展方式

8.5.2字?jǐn)U展方式

8.6存儲(chǔ)器應(yīng)用設(shè)計(jì)

8.6.1ROM存儲(chǔ)器應(yīng)用的VHDL設(shè)計(jì)

8.6.2RAM存儲(chǔ)器應(yīng)用的VHDL設(shè)計(jì)

本章小結(jié)

習(xí)題

第9章可編程邏輯器件

內(nèi)容提要

9.1概述

9.2基本可編程邏輯器件

9.3通用陣列邏輯GAL

9.3.1GAL的結(jié)構(gòu)與原理

9.3.2GAL16V8的結(jié)構(gòu)及應(yīng)用

9.4HDPLD

9.4.1陣列擴(kuò)展型CPLD

9.4.2現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)

9.5用PLD實(shí)現(xiàn)數(shù)字系統(tǒng)

本章小結(jié)

習(xí)題

第10章波形發(fā)生和整形電路

內(nèi)容提要

10.1概述

10.2施密特觸發(fā)器

10.3555多諧振蕩器

10.4單穩(wěn)態(tài)多諧振蕩器

本章小結(jié)

習(xí)題

第11章模數(shù)數(shù)模轉(zhuǎn)換器

內(nèi)容提要

11.1概述

11.2D/A 轉(zhuǎn)換器

11.2.1權(quán)電阻網(wǎng)絡(luò)D/A 轉(zhuǎn)換器

11.2.2倒T形電阻網(wǎng)絡(luò)D/A 轉(zhuǎn)換器

11.2.3雙極性輸出的D/A 轉(zhuǎn)換器

11.2.4D/A 轉(zhuǎn)換器的轉(zhuǎn)換精度和轉(zhuǎn)換速度

11.3A/D轉(zhuǎn)換器

11.3.1逐次逼近型A/D轉(zhuǎn)換器

11.3.2積分型A/D轉(zhuǎn)換器

11.3.3A/D轉(zhuǎn)換器的幾個(gè)主要參數(shù)

本章小結(jié)

習(xí)題

附錄AQuartusⅡ的使用方法

參考文獻(xiàn)

本書(shū)按照教育部高等學(xué)校電工電子基礎(chǔ)課程教學(xué)指導(dǎo)委員會(huì)制訂的“數(shù)字電子技術(shù)基礎(chǔ)課程教學(xué)基本要求”編寫(xiě)。全書(shū)主要內(nèi)容包括數(shù)制與碼制、邏輯代數(shù)基礎(chǔ)、門(mén)電路、VHDL語(yǔ)言基礎(chǔ)、組合邏輯電路、觸發(fā)器和可編程器件、時(shí)序邏輯電路的分析與設(shè)計(jì)、存儲(chǔ)器、脈沖波形的產(chǎn)生和整形。本書(shū)以CMOS邏輯門(mén)為主, 減少晶體管和小規(guī)模集成電路的內(nèi)容, 講述各種邏輯關(guān)系。引入可編程邏輯器件和VHDL語(yǔ)言的內(nèi)容,把數(shù)字電路與VHDL語(yǔ)言描述融合在一起。在學(xué)習(xí)數(shù)字電路的同時(shí)學(xué)習(xí)VHDL語(yǔ)言描述方法。學(xué)習(xí)教材內(nèi)容的同時(shí)引入QuartusⅡ仿真軟件使學(xué)生初步掌握一種EDA軟件的使用方法。本書(shū)可作為電氣工程、自動(dòng)化、電子信息類(lèi)、儀器儀表類(lèi)等相關(guān)專(zhuān)業(yè)使用。也可供從事相關(guān)行業(yè)的工程技術(shù)人員參考使用。

數(shù)字電子技術(shù)基礎(chǔ)預(yù)備知識(shí)

數(shù)字電子技術(shù)基礎(chǔ)需要預(yù)備高等數(shù)學(xué)、電路分析課程的知識(shí)點(diǎn)和相關(guān)知識(shí)和《模擬電子技術(shù)基礎(chǔ)》教材的知識(shí)點(diǎn)和相關(guān)知識(shí)。

數(shù)字電子技術(shù)基礎(chǔ)學(xué)習(xí)資料

數(shù)字電子技術(shù)基礎(chǔ)的學(xué)習(xí)資料有《數(shù)字電子技術(shù)基礎(chǔ)（第三版）》《電子技術(shù)基礎(chǔ)：模擬部分（第五版）》《數(shù)字電子技術(shù)基礎(chǔ)（第四版）》等。

內(nèi)容簡(jiǎn)介

《數(shù)字電子技術(shù)基礎(chǔ)習(xí)題解答（第5版）》教材的使用而編寫(xiě)的習(xí)題解答?！稊?shù)字電子技術(shù)基礎(chǔ)習(xí)題解答（第5版）》除包含有《數(shù)字電子技術(shù)基礎(chǔ)習(xí)題解答（第5版）》全部習(xí)題的詳細(xì)解答以外，還含有各章習(xí)題類(lèi)型以及每種類(lèi)型題目的解題方法和步驟等內(nèi)容。

《數(shù)字電子技術(shù)基礎(chǔ)習(xí)題解答（第5版）》的使用對(duì)象主要是電氣、電子信息類(lèi)各專(zhuān)業(yè)的師生，也可供其他有關(guān)專(zhuān)業(yè)師生和社會(huì)讀者參考 。

數(shù)字電子技術(shù)基礎(chǔ)課程定位

數(shù)字電子技術(shù)基礎(chǔ)是北京交通大學(xué)一門(mén)核心基礎(chǔ)課程，該課程從研究方法、系統(tǒng)綜合和工程應(yīng)用角度出發(fā)，介紹了數(shù)字電子技術(shù)的基本概念、理論、分析、設(shè)計(jì)與實(shí)驗(yàn)方法。通過(guò)學(xué)習(xí)該課程，能使學(xué)習(xí)者掌握數(shù)字電子技術(shù)的基礎(chǔ)知識(shí)內(nèi)，為進(jìn)一步學(xué)習(xí)各種超大規(guī)模集成電路的系統(tǒng)打下基礎(chǔ)。

數(shù)字電子技術(shù)基礎(chǔ)適應(yīng)專(zhuān)業(yè)

數(shù)字電子技術(shù)基礎(chǔ)適合通信工程、自動(dòng)化、電子信息工程等專(zhuān)業(yè)學(xué)習(xí)。