書????名 | 數(shù)字輔助的流水線AD轉(zhuǎn)換器理論與實現(xiàn) | 出版社 | 西安交通大學(xué)出版社 |
---|---|---|---|
出版時間 | 2006年7月1日 | 頁????數(shù) | 155 頁 |
開????本 | 16 開 | 裝????幀 | 平裝 |
ISBN | 756052219X |
本書詳細地闡述了一種流水線12bit,75MSamples/s的ADC試驗?zāi)P汀T撧D(zhuǎn)換器在第1級4位粗轉(zhuǎn)換之后的余量放大中,以簡單的開環(huán)增益級代替精確的閉環(huán)運放,比傳統(tǒng)實現(xiàn)方法(相同類型的商用產(chǎn)品)節(jié)省功耗60%以上,同時也提高了速度。對于這種替代所產(chǎn)生的增益的線性與非線性誤差,本書在分析與建立誤差模型的基礎(chǔ)上,提出了基于統(tǒng)計學(xué)的可行的后臺數(shù)字校準(zhǔn)技術(shù)。實踐證明,通過復(fù)雜的數(shù)字電路的算法可估算這些誤差并實時地對輸出進行校準(zhǔn)。
作者:默曼(Boris Murmann) (美國)博瑟 (Bemhard E.Boser)
List of Figures
List of Tables
Acknowledgments
Preface
1. INTRODUCTION
1. Motivation
2. Overview
3. Chapter Organization
2. PERFORMANCE TRENDS
1. Introduction
2. Digital Performance Trends
3. ADC Performance Trends
3. SCALING ANALYSIS
1. Introduction
2. Basic Device Scaling from a Digital Perspective
3. Technology Metrics for Analog Circuits
4. Scaling Impact on Matching-Limited Circuits
5. Scaling Impact on Noise-Limited Circuits
4. IMPROVING ANALOG CIRCUIT EFFICIENCY
1. Introduction
2. Analog Circuit Challenges
3. The Cost of Feedback
4. Two-Stage Feedback Amplifier vs. Open-Loop Gain Stage
5. Discussion
5. OPEN-LOOP PIPELINED ADCS
1. A Brief Review of Pipelined ADCs
2. Conventional Stage Implementation
3. Open-Loop Pipeline Stages
4. Alternative Transconductor Implementations
6. DIGITAL NONLINEARITY CORRECTION
1. Overview
2. Error Model and Digital Correction
3. Alternative Error Models
7. STATISTICS-BASED PARAMETER ESTIMATION
1. Introduction
2. Modulation Approach
3. Required Sub-ADC and Sub-DAC Redundancy
4. Parameter Estimation Based on Residue Differences
5. Statistics Based Difference Estimation
6. Complete Estimation Block
7. Simulation Example
8. Discussion
8. PROTOTYPE IMPLEMENTATION
1. ADC Architecture
2. Stage 1
3. Stage 2
4. Post-Processor
9. EXPERIMENTAL RESULTS
1. Layout and Packaging
2. Test Setup
3. Measured Results
4. Post-Processor Complexity
10. CONCLUSION
1. Summary
2. Suggestions for Future Work
Appendices
A- Open-Loop Charge Redistribution
B- Estimator Variance
C- LMS Loop Analysis
1. Time Constant
2. Output Variance
3. Maximum Gain Parameters
References
Index
第1版 (2006年7月1日)
條形碼: 9787560522197
產(chǎn)品尺寸及重量: 24 x 16.1 x 0.9 cm ; 299 g
ASIN: B0011C9J8A
什么叫AD轉(zhuǎn)換器,什么叫DA轉(zhuǎn)換器
AD,DA中的A指模擬信號,D指數(shù)字信號,ADC指模擬信號到數(shù)字信號轉(zhuǎn)換器,把電壓值電流值轉(zhuǎn)換成二進制碼,DAC指數(shù)字信號到模擬信號轉(zhuǎn)換器,把二進制碼轉(zhuǎn)換成電壓電流
江門自動化流水線,包裝組裝輸送流水線、鏈條流水線生產(chǎn)廠家?
中山市鴻鑫達自動化設(shè)備有限公司專業(yè)生產(chǎn)制造: 1:工作臺 1.1鋁型材結(jié)構(gòu)和A包塑鋼管,鋼結(jié)構(gòu)焊接等。 1.2 面板采用木板,PE板,密度板,防靜電桌面。 2:皮帶線 2.1 普通皮帶流水線。 2.2...
流水線 流水線與生產(chǎn)線流水線 一、流水線技術(shù)的由來:從前在英格蘭北部的一個小鎮(zhèn)里,有一個名叫艾薇的人開的魚和油煎土豆片商店。在店里面,每位顧客需要排隊才能點他(她)要的食物(比如油炸鱈魚,油煎土豆片...
格式:pdf
大?。?span id="o9lgeph" class="single-tag-height">83KB
頁數(shù): 未知
評分: 4.5
美國國家半導(dǎo)體公司(NS)宣布推出業(yè)界首款雙通道16位、160MSPS的流水線結(jié)構(gòu)模擬/數(shù)字轉(zhuǎn)換器。這款型號為ADC16DV160的流水線結(jié)構(gòu)模擬/數(shù)字轉(zhuǎn)換器設(shè)有兩條高速通道,其全球領(lǐng)先的動態(tài)性能和僅有10mm×10mm的小巧封裝,
格式:pdf
大?。?span id="iob0smc" class="single-tag-height">83KB
頁數(shù): 5頁
評分: 4.7
分析了影響CMOS模擬開關(guān)性能的主要因素,針對10位100MHz采樣頻率A/D轉(zhuǎn)換器對輸入信號動態(tài)特性的要求,設(shè)計了一種適合在3.3V電源電壓下工作的CMOS全差分自舉開關(guān)采樣電路。基于0.35μm標(biāo)準(zhǔn)CMOS數(shù)?;旌瞎に?在Cadence環(huán)境下采用Hspice對電路進行了模擬。模擬結(jié)果顯示,其無雜散動態(tài)范圍達到95dB,滿足了A/D轉(zhuǎn)換器采樣保持電路對輸入信號高動態(tài)范圍的要求,也保證了電路的可靠性。
ad轉(zhuǎn)換器的主要指標(biāo)如下。 (1)分辨率(resolution)。指數(shù)字量變化一個最小量時模擬信號的變化量,定義為滿刻度與2n的比值。分辨率又稱精度,通常以數(shù)字信號的位數(shù)來表示。 (2)轉(zhuǎn)換速率(conversion rate)。是指完成一次從模擬轉(zhuǎn)換到數(shù)字的ad轉(zhuǎn)換所需的時間的倒數(shù)。積分型ad的轉(zhuǎn)換時間是毫秒級屬低速ad,逐次比較型ad是微秒級屬中速ad,全并行/串并行型ad可達到納秒級。采樣時間則是另外一個概念,是指兩次轉(zhuǎn)換的間隔。為了保證轉(zhuǎn)換的正確完成,采樣速率(sample rate)必須小于或等于轉(zhuǎn)換速率。因此習(xí)慣上將轉(zhuǎn)換速率在數(shù)值上等同于采樣速率也是可以接受的。常用單位是ksps和msps,表示每秒采樣千/百萬次(kilo / million samples per second)。 (3)量化誤差(quantizing error)。由于ad的有限分辨率而引起的誤差,即有限分辨率ad的階梯狀轉(zhuǎn)移特性曲線與無限分辨率ad(理想ad)的轉(zhuǎn)移特性曲線(直線)之間的最大偏差。通常是1個或半個最小數(shù)字量的模擬變化量,表示為1lsb、1/2lsb。 (4)偏移誤差(offset error)。輸入信號為雷時輸出信號不為零的值,可外接電位器調(diào)至最小。 (5)滿刻度誤差(full scale error)。滿刻度輸出時對應(yīng)的輸入信號與理想輸入信號值之差。 (6)線性度(lineafity)。實際轉(zhuǎn)換器的轉(zhuǎn)移函數(shù)與理想直線的最大偏移,不包括以上3種誤差。 ad的其他指標(biāo)還有絕對精度(absolute accuracy)、相對精度(relative accuracy)、微分非線性、單調(diào)性和無錯碼、總諧波失真(thd,total harmonic distotortion)和積分非線性等。 對于ad轉(zhuǎn)換器,選取的標(biāo)準(zhǔn)主要決定于采樣頻率和位數(shù),以及價格、供貨周期、應(yīng)用情況等其他因數(shù)。生產(chǎn)高速ad的主要廠家有ad公司、maxim公司以及ti公司(也就是bb公司)。這三家公司在高速ad上的產(chǎn)品種類不是很多,根據(jù)對各種ad芯片的查閱,選擇ti公司的ad轉(zhuǎn)換芯片ads5422。 ads5422是14bit的最高采樣頻率可達62msps的高速ad轉(zhuǎn)換芯片,采用單- 5v電源供電,在采樣頻率為10m時其最大動態(tài)范圍為82db,最高信噪比達到72db,其數(shù)字量輸出可以直接和5v或者3.3v的cmos芯片連接,模擬量輸入的峰峰值為4v,可以直接輸人0.5~4.5v的模擬量,封裝形式為64腳的扁平四方封裝,目前ti的官方報價為29美元/片(一次購買千片以上的單價)。國內(nèi)也有該芯片出售,國內(nèi)價格在300元左右。 14bit的ad轉(zhuǎn)換適應(yīng)信號的范圍為10lg(214)db=42db,基本上可以適應(yīng)各種應(yīng)用場合。ads5422的采樣頻率的大小由其輸人時鐘決定,輸入時鐘的范圍可以在16ns~1μs,輸人時鐘為16ns時對應(yīng)采樣頻率為62mhz,ad可以接受3v或者5v的ttl或者cm0s電平。dsp可以提供該時鐘信號,并且可以軟件設(shè)置輸人時鐘的各種特征量,包括時鐘頻率、高電平寬度等,基本上可以滿足ad5422對時鐘信號的要求。這里確定ad的實際采樣頻率為60mhz。這樣,一秒鐘內(nèi)采樣的數(shù)據(jù)量為50m個,由于dsp系統(tǒng)無法及時處理這些數(shù)據(jù),在數(shù)據(jù)處理之前,必須將這些數(shù)據(jù)保存起來,使用Πfo保存1m個數(shù)據(jù),也就是20ms內(nèi)的采樣數(shù)據(jù),1m個數(shù)據(jù)采集結(jié)束開始信號處理。由于高速ad采樣導(dǎo)致信號不穩(wěn)定,甚至出現(xiàn)錯誤。將設(shè)計多層板,加強布線的合理性,從電路板上盡可能去除干擾;其次提高算法的效率,節(jié)省計算時間。 和ads5422功能接近的其他型號的ad還有ad公司的ad9244。和ads5422相比,兩者數(shù)據(jù)位數(shù)都是14bit,在信噪比上兩者相近,時鐘輸入和操作方法相近,電源都是5v,輸出數(shù)字信號都可以和3.3v的芯片兼容;其主要優(yōu)點是功耗是ads5422的一半,500mw;其主要缺點是輸人模擬電壓峰峰值為ads5422的一半,只有2v。 ad公司其他的高速ad芯片還有ad6644,為其早期產(chǎn)品,操作方法和ads5422、ad9244不一樣,ad6644功耗達到1.3w。和ad9244相比,沒有什么優(yōu)點,ad9244是其替代產(chǎn)品。 高速ad的另外一個廠家maxim公司也有一批高速ad產(chǎn)品,但采樣頻率在40mhz以上沒有14bit數(shù)據(jù)的ad,其產(chǎn)品優(yōu)勢主要集中在中速ad上。
AD轉(zhuǎn)換器ad轉(zhuǎn)換器的分類
下面簡要介紹常用的幾種類型的基本原理及特點:積分型、逐次逼近型、并行比較型/串并行型、∑-Δ調(diào)制型、電容陣列逐次比較型及壓頻變換型。 1)積分型(如tlc7135) 積分型ad工作原理是將輸入電壓轉(zhuǎn)換成時間(脈沖寬度信號)或頻率(脈沖頻率),然后由定時器/計數(shù)器獲得數(shù)字值。其優(yōu)點是用簡單電路就能獲得高分辨率,但缺點是由于轉(zhuǎn)換精度依賴于積分時間,因此轉(zhuǎn)換速率極低。初期的單片ad轉(zhuǎn)換器大多采用積分型,現(xiàn)在逐次比較型已逐步成為主流。 2)壓頻變換型(如ad650) 壓頻變換型(voltage-frequency converter)是通過間接轉(zhuǎn)換方式實現(xiàn)模數(shù)轉(zhuǎn)換的。其原理是首先將輸入的模擬信號轉(zhuǎn)換成頻率,然后用計數(shù)器將頻率轉(zhuǎn)換成數(shù)字量。從理論上講這種ad的分辨率幾乎可以無限增加,只要采樣的時間能夠滿足輸出頻率分辨率要求的累積脈沖個數(shù)的寬度。其優(yōu)點是分辯率高、功耗低、價格低,但是需要外部計數(shù)電路共同完成ad轉(zhuǎn)換。 3)并行比較型/串并行比較型(如tlc5510) 并行比較型ad采用多個比較器,僅作一次比較而實行轉(zhuǎn)換,又稱flash(快速)型。由于轉(zhuǎn)換速率極高,n位的轉(zhuǎn)換需要2n-1個比較器,因此電路規(guī)模也極大,價格也高,只適用于視頻ad轉(zhuǎn)換器等速度特別高的領(lǐng)域。 串并行比較型ad結(jié)構(gòu)上介于并行型和逐次比較型之間,最典型的是由2個n/2位的并行型ad轉(zhuǎn)換器配合da轉(zhuǎn)換器組成,用兩次比較實行轉(zhuǎn)換,所以稱為half flash(半快速)型。還有分成三步或多步實現(xiàn)ad轉(zhuǎn)換的叫做分級(multistep/subrangling)型ad,而從轉(zhuǎn)換時序角度又可稱為流水線(pipelined)型ad,現(xiàn)代的分級型ad中還加入了對多次轉(zhuǎn)換結(jié)果作數(shù)字運算而修正特性等功能。這類ad速度比逐次比較型高,電路規(guī)模比并行型小。 4)∑-Δ(sigma?/font>delta)調(diào)制型(如ad7705) ∑-Δ型ad由積分器、比較器、1位da轉(zhuǎn)換器和數(shù)字濾波器等組成。原理上近似于積分型,將輸入電壓轉(zhuǎn)換成時間(脈沖寬度)信號,用數(shù)字濾波器處理后得到數(shù)字值。電路的數(shù)字部分基本上容易單片化,因此容易做到高分辨率。主要用于音頻和測量。 5)電容陣列逐次比較型 電容陣列逐次比較型ad在內(nèi)置da轉(zhuǎn)換器中采用電容矩陣方式,也可稱為電荷再分配型。一般的電阻陣列da轉(zhuǎn)換器中多數(shù)電阻的值必須一致,在單芯片上生成高精度的電阻并不容易。如果用電容陣列取代電阻陣列,可以用低廉成本制成高精度單片ad轉(zhuǎn)換器。最近的逐次比較型ad轉(zhuǎn)換器大多為電容陣列式的。 6)逐次比較型(如tlc0831) 逐次比較型ad由一個比較器和da轉(zhuǎn)換器通過逐次比較邏輯構(gòu)成,從msb開始,順序地對每一位將輸入電壓與內(nèi)置da轉(zhuǎn)換器輸出進行比較,經(jīng)n次比較而輸出數(shù)字值。其電路規(guī)模屬于中等。其優(yōu)點是速度較高、功耗低,在低分辯率(<12位)時價格便宜,但高精度(>12位)時價格很高。
d/a轉(zhuǎn)換器是計算機或其它數(shù)字系統(tǒng)與模擬量控制對象之間聯(lián)系的橋梁,它的任務(wù)是將離散的數(shù)字信號轉(zhuǎn)換為連續(xù)變化的模擬信號。在工業(yè)控制領(lǐng)域中,d/a轉(zhuǎn)換器是不可缺少的重要組成部分。
以下以一個四位的d/a轉(zhuǎn)換器說明d/a轉(zhuǎn)換器的工作原理: 當(dāng)d3=1 i3=vd/2r=vref/(1×2r) 當(dāng)d3=0 i3=0 當(dāng)d2=1 i2=vd/2r=vref/(2×2r) 當(dāng)d2=0 i2=0 當(dāng)d1=1 i1=vd/2r=vref/(4×2r) 當(dāng)d1=1 i1=0 當(dāng)d0=1 i0=vd/2r=vref/(8×2r) 當(dāng)d0=1 i0=0 vout=-iout1×rf 由此可見:隨著d3-d0的取值(0、1)的不同在運放輸出端可以得到不同的電壓量。如果用數(shù)字量來控制電子開關(guān)的通斷(1表示接通,0表示斷開) 例如:d3d2d1d0 vout 0000 0v 0001 1/24vref*rf/r 0010 2/24 vref*rf/r 0011 3/24 vref*rf/r 15/24 vref*rf/r 可見:在輸出端可得到與輸入數(shù)字量成正比的模擬電壓量。