數字邏輯電路分析與設計教程圖書前言

數字電路分析與設計是高等院校電子信息類專業(yè)必修的一門專業(yè)技術基礎課，主要介紹數字系統(tǒng)的基礎知識及應用數字電路來對數字系統(tǒng)進行分析和設計的基本理論與方法。

數字電子技術是當前發(fā)展最快的學科之一。隨著集成電路工藝的不斷發(fā)展，數字集成器件已經經歷了從傳統(tǒng)的小規(guī)模集成電路到中大規(guī)模、超大規(guī)模集成電路的發(fā)展過程，特別是可編程邏輯器件的出現(xiàn)，為數字電路設計提供了更完善、更方便的器件。相應地，數字電路的設計過程和設計方法也在不斷發(fā)展，因此對數字電路分析與設計課程的教學內容、教學方法、教學手段以及教材也提出了新的要求。

本書在編寫過程中，以"保證基礎，突出重點，面向更新，聯(lián)系實際"為原則，注重培養(yǎng)學生分析問題、解決問題的能力。在確?；纠碚摗⒒靖拍?、基本方法的教學前提下，力求反映當前數字電子技術的新發(fā)展，介紹目前普遍應用的新器件、新技術和新方法。另外，為了方便讀者學習，在每章后面附有習題，其中部分習題有一定的深度，以幫助學生在深入掌握課程內容的基礎上擴展知識。

通過本書的學習，讀者可掌握數字電路的基本原理和分析和設計方法，能對常見的集成電路進行分析、設計和應用; 可初步掌握可編程邏輯器件的電路結構特點、工作原理，能用可編程邏輯器件進行電路設計; 可掌握硬件描述語言VHDL的基本知識并用它來設計數字系統(tǒng)硬件電路。

本書共8章，由熊小君老師、馬然老師、王旭智老師、朱雯君老師和薛雷老師編寫，熊小君老師擔任主編。

由于編者水平有限，書中難免有錯誤和不妥之處，懇請讀者批評指正。

編者2012年8月

作者:熊小君 馬然 王旭智 薛雷

圖書詳細信息:

ISBN:9787302288015

定價:23元

印次:1-1

裝幀:平裝

印刷日期:2012-8-24

第1章數字電路基礎

1.1數字信號與數字電路

1.1.1數字信號

1.1.2數字電路

1.2數值

1.2.1各種進制的表示

1.2.2各種進制之間的轉換

1.3二值編碼

1.3.1帶符號數的表示

1.3.2常用的二?十進制碼

1.3.3n位十進制數的BCD碼表示及8421 BCD碼的加/減法

1.4邏輯關系

1.4.1基本邏輯關系

1.4.2復合邏輯關系

1.5邏輯關系與數字電路

習題1

第2章邏輯函數與組合電路基礎

2.1邏輯代數

2.1.1邏輯代數的基本公式

2.1.2邏輯代數的基本規(guī)則

2.1.3邏輯函數的公式法化簡

2.2邏輯函數的標準形式

2.2.1最小項與最小項表達式

2.2.2最大項與最大項表達式

2.2.3最小項與最大項的關系

2.3卡諾圖及其化簡

2.3.1卡諾圖

2.3.2邏輯函數與卡諾圖

2.3.3用卡諾圖化簡邏輯函數

2.3.4對具有無關項的邏輯函數的化簡

2.4組合電路的設計基礎

2.4.1編碼器的設計

2.4.2譯碼器的設計

2.4.3數據選擇器的設計

2.4.4數值比較器的設計

2.4.52位加法器的設計

習題2

第3章組合邏輯電路設計

3.1集成邏輯電路的電氣特性

3.1.1集成電路的主要電氣指標

3.1.2邏輯電路的輸出結構

3.1.3芯片使用中注意的問題

3.1.4正、負邏輯極性

3.1.5常用門電路

3.2常用組合邏輯模塊

3.2.14位并行加法器

3.2.2數值比較器

3.2.3譯碼器

3.2.4數據選擇器

3.2.5總線收發(fā)器

3.3應用實例

3.4險象與競爭

3.4.1險象的分類

3.4.2不考慮延遲時的電路輸出

3.4.3邏輯險象及其消除

3.4.4功能險象

3.4.5動態(tài)險象

習題3

第4章時序電路基礎

4.1集成觸發(fā)器

4.1.1基本RS觸發(fā)器

4.1.2鐘控RS觸發(fā)器

4.1.3D觸發(fā)器

4.1.4JK觸發(fā)器

4.2觸發(fā)器的應用

4.2.1D觸發(fā)器的應用

4.2.2JK觸發(fā)器的應用

4.2.3異步計數器

4.3同步時序邏輯電路

4.3.1時序邏輯電路的基本概念

4.3.2米里型電路的分析舉例

4.3.3莫爾型電路分析舉例

4.3.4自啟動

4.4集成計數器及其應用

4.4.1集成計數器

4.4.2任意模計數器

4.4.3計數器的擴展

4.4.4集成計數器應用舉例

4.5集成移位寄存器及其應用

4.5.1集成移位寄存器

4.5.2移位型計數器

4.5.3移位寄存器在數據轉換中的應用

習題4

第5章同步時序電路和數字系統(tǒng)設計

5.1同步時序電路的基本設計方法

5.1.1原始狀態(tài)圖和狀態(tài)表的建立

5.1.2用觸發(fā)器實現(xiàn)狀態(tài)分配

5.1.3導出觸發(fā)器的激勵方程和輸出方程

5.2用"觸發(fā)器組合狀態(tài)法"設計同步時序邏輯電路

5.2.1寫出編碼狀態(tài)表

5.2.2化簡觸發(fā)器激勵函數的卡諾圖

5.2.3畫出邏輯圖

5.3用"觸發(fā)器直接狀態(tài)法"設計同步時序邏輯電路

5.3.1觸發(fā)器狀態(tài)的直接分配

5.3.2做出邏輯次態(tài)表

5.3.3導出各觸發(fā)器的激勵方程和電路的輸出方程

5.3.4畫出邏輯圖

5.4同步時序電路中的時鐘偏移

5.4.1時鐘偏移現(xiàn)象

5.4.2時鐘偏移的后果

5.4.3防止時鐘偏移的方法

習題5

第6章集成ADC和DAC的基本原理與結構

6.1集成數模轉換器

6.1.1二進制權電阻網絡DAC

6.1.2二進制T形電阻網絡DAC

6.2DAC的主要技術參數

6.2.1最小輸出電壓和滿量程輸出電壓

6.2.2分辨率

6.2.3轉換誤差和產生原因

6.2.4DAC的建立時間

6.3集成模數轉換器

6.3.1ADC的處理過程

6.3.2并行型 ADC

6.3.3逐次比較逼近型ADC

6.3.4雙積分型ADC

6.4ADC的主要技術參數

習題6

第7章可編程邏輯器件及其應用基礎

7.1PLD的基本原理

7.1.1PLD的基本組成

7.1.2PLD的編程和陣列結構

7.1.3PLD的邏輯符號

7.2只讀存儲器

7.2.1ROM的組成原理

7.2.2ROM在組合邏輯設計中的應用

7.3可編程邏輯陣列

7.3.1組合邏輯PLA電路

7.3.2時序邏輯PLA電路

習題7

第8章硬件描述語言基礎

8.1硬件描述語言概述

8.2VHDL語言描述數字系統(tǒng)的基本方法

8.2.1VHDL庫和包

8.2.2實體描述語句

8.2.3結構體描述

8.3VHDL中的賦值、判斷和循環(huán)語句

8.3.1信號和變量的賦值語句

8.3.2IF?ELSE語句

8.3.3CASE語句

8.3.4LOOP語句

8.3.5NEXT、EXIT語句

8.4進程語句

8.5VHDL設計組合邏輯電路舉例

8.6VHDL設計時序邏輯電路舉例

8.6.1時鐘信號的描述

8.6.2觸發(fā)器的同步和非同步復位的描述

習題8

主要參考文獻