推挽電路

推挽電路適用于低電壓高電流的場(chǎng)合，廣泛應(yīng)用于功放電路和開關(guān)電源中。

優(yōu)點(diǎn)是：

結(jié)構(gòu)簡(jiǎn)單，開關(guān)變壓器磁芯利用率高，推挽電路工作時(shí)，兩只對(duì)稱的功率開關(guān)管每次只有一個(gè)導(dǎo)通，所以導(dǎo)通損耗小。

缺點(diǎn)是：

變壓器帶有中心抽頭，而且開關(guān)管的承受電壓較高；由于變壓器原邊漏感的存在，功率開關(guān)管關(guān)斷的瞬間，漏源極會(huì)產(chǎn)生較大的電壓尖峰，另外輸入電流的紋波較大，因而輸入濾波器的體積較大。2100433B

如果輸出級(jí)的有兩個(gè)三極管，始終處于一個(gè)導(dǎo)通、一個(gè)截止的狀態(tài)，也就是兩個(gè)三極管推挽相連，這樣的電路結(jié)構(gòu)稱為推拉式電路或圖騰柱（Totem-pole）輸出電路。

當(dāng)輸出低電平時(shí)，也就是下級(jí)負(fù)載門輸入低電平時(shí)，輸出端的電流將是下級(jí)門灌入T4；當(dāng)輸出高電平時(shí)，也就是下級(jí)負(fù)載門輸入高電平時(shí)，輸出端的電流將是下級(jí)門從本級(jí)電源經(jīng) T3、D1 拉出。這樣一來(lái)，輸出高低電平時(shí)，T3 一路和 T4 一路將交替工作，從而減低了功耗，提高了每個(gè)管的承受能力。又由于不論走哪一路，管子導(dǎo)通電阻都很小，使 RC 常數(shù)很小，轉(zhuǎn)變速度很快。

因此，推拉式輸出級(jí)既提高電路的負(fù)載能力，又提高開關(guān)速度?！⊥仆旖Y(jié)構(gòu)一般是指兩個(gè)三極管分別受兩互補(bǔ)信號(hào)的控制，總是在一個(gè)三極管導(dǎo)通的時(shí)候另一個(gè)截止。要實(shí)現(xiàn)線與需要用 OC（open collector）門電路。

電壓和電流

在圖1（b）中的（1）所示的是圖1（a）中功率變壓器Tr1的中心抽頭的波形，這種波形是因?yàn)殡娏鞣答侂姼蠰cf的存在及一個(gè)經(jīng)過(guò)全波整流后的正弦波在過(guò)零點(diǎn)時(shí)會(huì)降到零。因?yàn)長(zhǎng)cf的直流電阻可以忽略不計(jì)，所以加在上面的直流電壓幾乎為零，在Lcf輸出端的電壓幾乎等于輸人端的電壓，即Udc。同時(shí)因?yàn)橐粋€(gè)全波整流后的正弦波的平均幅值等于Uac=Udc=（2/π）Up，則中心抽頭的電壓峰值為Up=（π/2）Udc。由于中心抽頭的電壓峰值出現(xiàn)于開關(guān)管導(dǎo)通時(shí)間的中點(diǎn)，其大小為（π/2）Udc，因此另一個(gè)晶體管處于關(guān)斷狀態(tài)時(shí)承受的電壓為πUdc。

假設(shè)正常的交流輸入電壓有效值為120V，并假設(shè)有±15%的偏差，所以峰值電壓為1.41×1.15×120=195V。考慮到PFC電路能產(chǎn)生很好的可以調(diào)節(jié)的直流電壓，大約比輸入交流電壓高20V左右，就有Udc=195 20=215V。這樣晶體管要保證安全工作就必須能夠承受值為πUd。的關(guān)斷電壓，也就是675V的電壓。當(dāng)前有很多晶體管的額定值都可以滿足電流電壓和頻率ft的要求（如MJE18002和MJE18004，它們的Uce=1000V，ft=12MHz，β值最小為14）。即使晶體管的ft=4MHz也沒(méi)有關(guān)系，因?yàn)榫w管在關(guān)斷后反偏電壓的存在大大減小了它的存儲(chǔ)時(shí)間。

從圖1中的（2）～（5）可以看出，晶體管電流在電壓的過(guò)零點(diǎn)處才會(huì)上升或下降，這樣可以減少開關(guān)管的開關(guān)損耗。因?yàn)橥ㄟ^(guò)初級(jí)的兩個(gè)繞組的正弦半波幅值相等，所以其伏秒數(shù)也是相等的，而且由于存儲(chǔ)時(shí)間可以忽略（見圖1（b）中的（1）），也就不會(huì)產(chǎn)生磁通不平衡或瞬態(tài)同時(shí)導(dǎo)通的問(wèn)題了。

每個(gè)半周期內(nèi)的集電極電流如圖1中的（4）和（5）所示。在電流方

波脈沖頂部的正弦形狀特點(diǎn)將在下面說(shuō)明。正弦形狀中點(diǎn)處為電流的平均值（Icav），它可以根據(jù)燈的功率計(jì)算出來(lái)。假設(shè)兩盞燈的功率均為P1，轉(zhuǎn)換器的效率為叩，輸人電壓為Udc，則集電極電流為

假設(shè)兩燈管都是40W，轉(zhuǎn)換器效率η為90%，從PFC電路得到的輸人電壓Udc為205V，則

推挽電路使用兩個(gè)參數(shù)相同的三極管或MOSFET，以推挽方式存在于電路中。電路工作時(shí)，兩只對(duì)稱的開關(guān)管每次只有一個(gè)導(dǎo)通，所以導(dǎo)通損耗小、效率高。輸出既可以向負(fù)載灌電流，也可以從負(fù)載抽取電流。推拉式輸出級(jí)既提高電路的負(fù)載能力，又提高開關(guān)速度。

推挽輸出常見的是圖騰柱輸出。

“圖騰柱輸出”常用于數(shù)字電路（如TTL）中。由于TTL與非門使用兩個(gè)垂直堆砌的同類型晶體管，中間用一個(gè)鉗位二極管隔開，與圖騰柱的結(jié)構(gòu)相類似，因此其輸出級(jí)被稱為圖騰柱輸出。

開漏形式的電路有以下幾個(gè)特點(diǎn)：

1. 利用外部電路的驅(qū)動(dòng)能力，減少IC內(nèi)部的驅(qū)動(dòng)。當(dāng)IC內(nèi)部MOSFET導(dǎo)通時(shí)，驅(qū)動(dòng)電流是從外部的VCC流經(jīng)R pull-up ，MOSFET到GND。IC內(nèi)部?jī)H需很小的柵極驅(qū)動(dòng)電流。

2. 一般來(lái)說(shuō)，開漏是用來(lái)連接不同電平的器件，匹配電平用的，因?yàn)殚_漏引腳不連接外部的上拉電阻時(shí)，只能輸出低電平，如果需要同時(shí)具備輸出高電平的功能，則需要接上拉電阻，很好的一個(gè)優(yōu)點(diǎn)是通過(guò)改變上拉電源的電壓，便可以改變傳輸電平。比如加上上拉電阻就可以提供TTL/CMOS電平輸出等。（上拉電阻的阻值決定了邏輯電平轉(zhuǎn)換的沿的速度 。阻值越大，速度越低功耗越小，所以負(fù)載電阻的選擇要兼顧功耗和速度。）

3. OPEN-DRAIN提供了靈活的輸出方式，但是也有其弱點(diǎn)，就是帶來(lái)上升沿的延時(shí)。因?yàn)樯仙厥峭ㄟ^(guò)外接上拉無(wú)源電阻對(duì)負(fù)載充電，所以當(dāng)電阻選擇小時(shí)延時(shí)就小，但功耗大；反之延時(shí)大功耗小。所以如果對(duì)延時(shí)有要求，則建議用下降沿輸出。

4. 可以將多個(gè)開漏輸出的Pin，連接到一條線上。通過(guò)一只上拉電阻，在不增加任何器件的情況下，形成“與邏輯”關(guān)系。這也是I2C，SMBus等總線判斷總線占用狀態(tài)的原理。補(bǔ)充：什么是“線與”？：

在一個(gè)結(jié)點(diǎn)(線)上， 連接一個(gè)上拉電阻到電源 VCC 或 VDD 和 n 個(gè) NPN 或 NMOS 晶體管的集電極 C 或漏極 D， 這些晶體管的發(fā)射極 E 或源極 S 都接到地線上， 只要有一個(gè)晶體管飽和， 這個(gè)結(jié)點(diǎn)(線)就被拉到地線電平上. 因?yàn)檫@些晶體管的基極注入電流(NPN)或柵極加上高電平(NMOS)，晶體管就會(huì)飽和， 所以這些基極或柵極對(duì)這個(gè)結(jié)點(diǎn)(線)的關(guān)系是或非 NOR 邏輯. 如果這個(gè)結(jié)點(diǎn)后面加一個(gè)反相器， 就是或 OR 邏輯.

其實(shí)可以簡(jiǎn)單的理解為：在所有引腳連在一起時(shí)，外接一上拉電阻，如果有一個(gè)引腳輸出為邏輯0，相當(dāng)于接地，與之并聯(lián)的回路“相當(dāng)于被一根導(dǎo)線短路”，所以外電路邏輯電平便為0，只有都為高電平時(shí)，與的結(jié)果才為邏輯1。