微電子制造技術(shù)概論

嚴(yán)利人，先后從事集成電路工藝參數(shù)測(cè)試、氧化擴(kuò)散、光刻、工藝設(shè)備、流程管理等VLSl制造實(shí)踐工作。目前主要的研究方向?yàn)楣に嚪治鲈\斷、光刻工藝設(shè)備及工藝技術(shù)、VLSl自動(dòng)化制造等，并在VLSl自動(dòng)化制造系統(tǒng)的研究和工藝流程開發(fā)規(guī)律、自動(dòng)流程卡生成、高效率工藝調(diào)度等方面取得階段性成果。

第1章 集成電路制造技術(shù)概論

1.1 集成電路的發(fā)展歷史與趨勢(shì)

1.2 微結(jié)構(gòu)的概念

1.3 微結(jié)構(gòu)制造流程舉例

小結(jié)

參考文獻(xiàn)

第2章 新材料生成類工藝

2.1 化學(xué)氣相淀積

2.2 物理淀積

2.3 硅外延和多晶硅的化學(xué)氣相淀積

2.4 化學(xué)氣相淀積SiO2薄膜

2.5 化學(xué)氣相淀積氮化硅薄膜

2.6 金屬化

2.7 薄膜的臺(tái)階覆蓋

2.8 薄膜測(cè)量

2.9 真空技術(shù)

小結(jié)

參考文獻(xiàn)

第3章 改變材料層屬性的工藝（I）

3.1 熱氧化

3.2 雜質(zhì)擴(kuò)散

3.3 離子注入

3.4 金屬硅化物

小結(jié)

參考文獻(xiàn)

第4章 改變材料層屬性的工藝（II）

4.1 刻蝕

4.2 刻蝕設(shè)備

4.3 刻蝕機(jī)的操作編程

4.4 其他的材料去除工藝

小結(jié)

參考文獻(xiàn)

第5章 定位工藝技術(shù)

5.1 光刻工藝過程

5.2 曝光原理

5.3 光刻機(jī)的結(jié)構(gòu)組成

5.4 光刻機(jī)的使用維護(hù)

5.5 其他光刻工藝設(shè)備

小結(jié)

參考文獻(xiàn)

第6章 流程運(yùn)行調(diào)度技術(shù)

6.1 調(diào)度問題概述

6.2 流水線式調(diào)度

6.3 流水線式調(diào)度特點(diǎn)及應(yīng)用的討論

小結(jié)

參考文獻(xiàn)

第7章 新穎性工藝技術(shù)前瞻

7.1 SiGe材料、器件與電路

7.2 應(yīng)變硅材料與器件

7.3 ALD工藝技術(shù)

7.4 激光退火與超淺結(jié)制作

小結(jié)

參考文獻(xiàn)

本書介紹和描述了集成電路工藝制造的成套工藝流程和各工藝單步的技術(shù)內(nèi)容。對(duì)于流程的介紹，除舉例和說明一般性流程特點(diǎn)之外，專有一章說明了流程調(diào)度實(shí)施的技術(shù)與算法；對(duì)于各工藝單步，首先根據(jù)各單項(xiàng)工藝技術(shù)的作用進(jìn)行了粗略分類，在此基礎(chǔ)上，從工藝原理、工藝設(shè)備技術(shù)特點(diǎn)、實(shí)踐操作等不同側(cè)面，進(jìn)行了略做擴(kuò)展的描述。

本書可作為集成電路制造相關(guān)專業(yè)的本科生和研究生教材，也可供相關(guān)專業(yè)人士參考。

第1章 概論

1.1 微電子技術(shù)和集成電路的發(fā)展歷程

1.1.1 微電子技術(shù)與半導(dǎo)體集成電路

1.1.2 發(fā)展歷程

1.1.3 發(fā)展特點(diǎn)和技術(shù)經(jīng)濟(jì)規(guī)律

1.2 集成電路的分類

1.2.1 按電路功能分類

1.2.2 按電路結(jié)構(gòu)分類

1.2.3 按有源器件結(jié)構(gòu)和工藝分類

1.2.4 按電路的規(guī)模分類

1.3 集成電路制造特點(diǎn)和本書學(xué)習(xí)要點(diǎn)

1.3.1 電路系統(tǒng)設(shè)計(jì)

1.3.2 版圖設(shè)計(jì)和優(yōu)化

1.3.3 集成電路的加工制造

1.3.4 集成電路的封裝

1.3.5 集成電路的測(cè)試和分析

第2章 集成器件物理基礎(chǔ)

2.1 半導(dǎo)體及其能帶模型

2.1.1 半導(dǎo)體及其共價(jià)鍵結(jié)構(gòu)

2.1.2 半導(dǎo)體的能帶模型

2.1.3 費(fèi)米分布函數(shù)

2.2 半導(dǎo)體導(dǎo)電性與半導(dǎo)體方程

2.2.1 本征半導(dǎo)體

2.2.2 非本征載流子

2.2.3 半導(dǎo)體中的電流

2.2.4 非平衡載流子與載流子壽命

2.2.5 半導(dǎo)體基本方程

2.3 pn結(jié)和pn結(jié)二極管

2.3.1 平衡狀態(tài)下的pn結(jié)

2.3.2 pn結(jié)的單向?qū)щ娦?

2.3.3 pn結(jié)直流伏安特性

2.3.4 pn結(jié)二極管的交流小信號(hào)特性

2.3.5 pn結(jié)擊穿

2.3.6 二極管等效電路模型和二極管應(yīng)用

2.3.7 pn結(jié)應(yīng)用

2.3.8 其他半導(dǎo)體二極管

2.4 雙極型晶體管

2.4.1 雙極晶體管的直流放大原理

2.4.2 影響晶體管直流特性的其他因素

2.4.3 晶體管的擊穿電壓

2.4.4 晶體管的頻率特性

2.4.5 晶體管的功率特性

2.4.6 晶體管模型和模型參數(shù)

2.5 JFET與MESFET器件基礎(chǔ)

2.5.1 器件結(jié)構(gòu)與電流控制原理

2.5.2 JFET直流輸出特性的定性分析

2.5.3 JFET的直流轉(zhuǎn)移特性

2.5.4 JFET直流特性定量表達(dá)式

2.5.5 JFET的器件類型和電路符號(hào)

2.5.6 JFET等效電路和模型參數(shù)

2.6 MOS場(chǎng)效應(yīng)晶體管

2.6.1 MOS晶體管結(jié)構(gòu)

2.6.2 MOS晶體管工作原理

2.6.3 MOS晶體管直流伏安特性定量結(jié)果

2.6.4 MOS晶體管的閾值電壓

2.6.5 4種類型MOS晶體管的對(duì)比分析

2.6.6 MOS晶體管模型和模型參數(shù)

2.6.7 影響MOSFET器件特性的非理想因素

2.6.8 CMOS晶體管

2.6.9 現(xiàn)代IC中的先進(jìn)MOS結(jié)構(gòu)

2.7 異質(zhì)結(jié)半導(dǎo)體器件

2.7.1 異質(zhì)結(jié)

2.7.2 異質(zhì)結(jié)雙極晶體管(HBT)

2.7.3 高電子遷移率晶體管(HEMT)

練習(xí)

第3章 集成電路制造工藝

3.1 硅平面工藝基本流程

3.1.1 平面工藝的基本概念

3.1.2 pn結(jié)隔離雙極IC工藝基本流程

3.1.3 平面工藝中的基本工藝

3.2 氧化工藝

3.2.1 SiO2薄膜在集成電路中的作用

3.2.2 SiO2生長(zhǎng)方法

3.2.3 氮化硅薄膜的制備

3.2.4 SiO2膜質(zhì)量要求和檢驗(yàn)方法

3.2.5 氧化技術(shù)面臨的挑戰(zhàn)

3.3 摻雜方法之一——擴(kuò)散工藝

3.3.1 擴(kuò)散原理

3.3.2 常用擴(kuò)散方法簡(jiǎn)介

3.3.3 擴(kuò)散層質(zhì)量檢測(cè)

3.3.4 擴(kuò)散工藝與集成電路設(shè)計(jì)的關(guān)系

3.4 摻雜方法之二——離子注入技術(shù)

3.4.1 離子注入技術(shù)的特點(diǎn)

3.4.2 離子注入設(shè)備

3.4.3 離子注入退火

3.4.4 離子注入雜質(zhì)分布

3.5 光刻和刻蝕工藝

3.5.1 光刻工藝的特征尺寸——工藝水平的標(biāo)志

3.5.2 光刻和刻蝕工藝基本過程

3.5.3 超微細(xì)圖形的光刻技術(shù)

3.6 制版工藝

3.6.1 集成電路生產(chǎn)對(duì)光刻版的質(zhì)量要求

3.6.2 制版工藝過程

3.6.3 光刻掩膜版的檢查

3.7 外延工藝

3.7.1 外延生長(zhǎng)原理

3.7.2 外延層質(zhì)量要求

3.7.3 分子束外延生長(zhǎng)技術(shù)

3.8 金屬化工藝

3.8.1 金屬材料的選用

3.8.2 金屬化互連系統(tǒng)結(jié)構(gòu)

3.8.3 金屬層淀積工藝

3.8.4 平面化

3.8.5 合金化

3.9 引線封裝

3.9.1 后工序加工流程

3.9.2 超聲鍵合

3.9.2 封裝

3.10 隔離技術(shù)

3.10.1 MOS IC的隔離

3.10.2 雙極IC中的基本隔離技術(shù)

3.11 絕緣物上硅

3.11.1 SOI技術(shù)

3.11.2 注氧隔離技術(shù)(Seperation by Implantation of Oxygen SIMOX)

3.11.3 硅片粘合技術(shù)(Wafer Bonding Technique)

3.12 CMOS集成電路工藝流程

3.12.1 CMOS工藝

3.12.2 典型N阱CMOS工藝流程

第4章 集成電路設(shè)計(jì)

4.1 集成電路版圖設(shè)計(jì)規(guī)則

4.1.1 λ設(shè)計(jì)規(guī)則

4.1.2 微米設(shè)計(jì)規(guī)則

4.2 集成電路中的無源元件

4.2.1 集成電阻

4.2.2 集成電容

4.2.3 片上電感

4.2.4 互連線

4.3 雙極集成器件和電路設(shè)計(jì)

4.3.1 雙極晶體管結(jié)構(gòu)

4.3.2 雙極晶體管的寄生參數(shù)

4.3.3 NPN晶體管縱向結(jié)構(gòu)設(shè)計(jì)

4.3.4 NPN晶體管橫向結(jié)構(gòu)設(shè)計(jì)

4.3.5 雙極集成電路版圖設(shè)計(jì)

4.3.6 版圖設(shè)計(jì)實(shí)例

4.4 CMOS集成器件和電路設(shè)計(jì)

4.4.1 硅柵CMOS器件

4.4.2 CMOS電路中的寄生效應(yīng)

4.4.3 CMOS版圖設(shè)計(jì)實(shí)例

4.5 雙極和CMOS集成電路比較

習(xí)題

第5章 微電子系統(tǒng)設(shè)計(jì)

5.1 雙極數(shù)字電路單元電路設(shè)計(jì)

5.1.1 TTL電路

5.1.2 ECL電路和I2L電路

5.2 CMOS數(shù)字電路單元電路設(shè)計(jì)

5.2.1 靜態(tài)CMOS電路

5.2.2 CMOS有比電路和動(dòng)態(tài)電路

5.3 半導(dǎo)體存儲(chǔ)器電路

5.3.1 只讀存儲(chǔ)器

5.3.2 隨機(jī)存取存儲(chǔ)器

5.4 專用集成電路（ASIC）設(shè)計(jì)方法

5.4.1 全定制設(shè)計(jì)方法

5.4.2 半定制設(shè)計(jì)方法

5.4.3 可編程邏輯設(shè)計(jì)方法

5.5 SoC設(shè)計(jì)方法

5.5.1 SoC的設(shè)計(jì)過程

5.5.2 SoC的設(shè)計(jì)問題

習(xí)題

第6章 電子設(shè)計(jì)自動(dòng)化

6.1 EDA的基本概念

6.1.1 電子設(shè)計(jì)自動(dòng)化

6.1.2 EDA技術(shù)的優(yōu)點(diǎn)

6.1.3 現(xiàn)代集成電路設(shè)計(jì)方法

6.2 數(shù)字系統(tǒng)EDA技術(shù)

6.2.1 傳統(tǒng)ASIC設(shè)計(jì)流程

6.2.2 并行交互式數(shù)字集成電路設(shè)計(jì)流程

6.2.3 IP核

6.3 數(shù)字集成電路設(shè)計(jì)平臺(tái)

6.3.1 EDA工具軟硬件平臺(tái)

6.3.2 數(shù)字集成電路設(shè)計(jì)關(guān)鍵工具簡(jiǎn)介

6.3.3 版圖數(shù)據(jù)文件生成

6.4 數(shù)字集成電路設(shè)計(jì)實(shí)例

6.4.1 UART IP功能規(guī)劃

6.4.2 系統(tǒng)規(guī)劃

6.4.3 UART IP核工作過程

6.4.4 代碼設(shè)計(jì)

6.4.5 仿真驗(yàn)證

6.4.6 電路綜合

6.4.7 可測(cè)性設(shè)計(jì)

6.5 模擬與射頻集成電路CAD技術(shù)

6.5.1 模擬集成電路和系統(tǒng)的特點(diǎn)

6.5.2 模擬集成電路設(shè)計(jì)流程

6.5.3 模擬電路和系統(tǒng)設(shè)計(jì)平臺(tái)

6.5.4 模擬集成電路的模擬仿真

6.5.5 模擬CAD技術(shù)研究方向

6.5.6 射頻集成電路設(shè)計(jì)工具簡(jiǎn)介

6.6 模擬集成電路設(shè)計(jì)實(shí)例

6.6.1 電路圖設(shè)計(jì)與參數(shù)估算

6.6.2 電路仿真

6.6.3 版圖設(shè)計(jì)

6.7 工藝和器件模擬以及統(tǒng)計(jì)分析

6.7.1 工藝模擬

6.7.2 器件模擬

6.7.3 集成電路的統(tǒng)計(jì)模擬

6.7.4 集成電路的統(tǒng)計(jì)設(shè)計(jì)

思考題

參考文獻(xiàn)

本書是普通高等教育“十五”國(guó)家級(jí)規(guī)劃教材。全書共7章，以硅集成電路為中心，重點(diǎn)介紹集成器件物理基礎(chǔ)、集成電路制作工藝、集成電路設(shè)計(jì)和微電子系統(tǒng)設(shè)計(jì)、集成電路計(jì)算機(jī)輔助設(shè)計(jì)（CAD）。

本書適用于非微電子專業(yè)的電子信息科學(xué)類和電氣信息類的本科生和研究生，也可供從事線路和系統(tǒng)集成化工作的技術(shù)人員參考。

第1章 概論

1.1 微電子技術(shù)和集成電路的發(fā)展歷程

1.1.1 電子技術(shù)與半導(dǎo)體集成電路

1.1.2 發(fā)展歷程

1.1.3 發(fā)展特點(diǎn)和技術(shù)經(jīng)濟(jì)規(guī)律

1.2 集成電路的分類

1.2.1 按電路功能分類

1.2.2 按電路結(jié)構(gòu)分類

1.2.3 按有源器件結(jié)構(gòu)和工藝分類

1.2.4 按電路的規(guī)模分類

1.3 集成電路制造特點(diǎn)和本書學(xué)習(xí)要點(diǎn)

1.3.1 電路系統(tǒng)設(shè)計(jì)

1.3.2 版圖設(shè)計(jì)和優(yōu)化

1.3.3 集成電路的加工制造

1.3.4 集成電路的封裝

1.3.5 集成電路的測(cè)試和分析

第2章 集成器件物理基礎(chǔ)

2.1 半導(dǎo)體及其能帶模型

2.1.1 半導(dǎo)體及其共價(jià)鍵結(jié)構(gòu)

2.1.2 半導(dǎo)體的能帶模型

2.1.3 費(fèi)米分布函數(shù)

2.2 半導(dǎo)體的導(dǎo)電性

2.2.1 本征半導(dǎo)體

2.2.2 非本征載流子

2.2.3 半導(dǎo)體中的漂移電流

2.2.4 半導(dǎo)體中的擴(kuò)散電流

2.2.5 半導(dǎo)體中的電流

2.2.6 半導(dǎo)體基本方程

2.3 PN結(jié)和晶體二極管

2.3.1 平衡狀態(tài)下的PN結(jié)

2.3.2 PN結(jié)的單向?qū)щ娦?

2.3.3 理想PN結(jié)模型及其伏－安特性

2.3.4 PN結(jié)電容

2.3.5 PN結(jié)擊穿

2.3.6 二極管等效電路模型和二極管應(yīng)用

2.3.7 PN結(jié)應(yīng)用

2.3.8 其他半導(dǎo)體二極管

2.4 雙極型晶體管

2.4.1 雙極晶體管的直流放大原理

2.4.2 影響晶體管直流特性的其他因素

2.4.3 晶體管的擊穿電壓

2.4.4 晶體管的頻率特性

2.4.5 晶體管模型和模型參數(shù)

2.4.6 異質(zhì)結(jié)雙極晶體管（HBT）

2.5 JFIZT與MESFET器件基礎(chǔ)

2.5.1 器件結(jié)構(gòu)與電流控制原理

2.5.2 JFET直流輪出特性的定性分析

2.5.3 JFET的直流轉(zhuǎn)移特性

2.5.4 JFET的器件類型和電路符號(hào)

2.5.5 JFET直流特性定量表達(dá)式

2.5.6 JFET等效電路和模型參數(shù)

2.6 MOS場(chǎng)效應(yīng)晶體管

2.6.1 MOS晶體管結(jié)構(gòu)

2.6.2 MOS晶體管工作原理

2.6.3 MOS晶體管直流伏安特性定量結(jié)果

2.6.4 MOS晶體管的閾值電壓

2.6.5 MOS晶體管特點(diǎn)

2.6.6 MOS晶體管模型和模型參數(shù)

2.6.7 硅柵MOS結(jié)構(gòu)和自對(duì)準(zhǔn)技術(shù)

2.6.8 高電子遷移率晶體管（HEMT）

習(xí)題

第3章 集成電路制造工藝

3.1 硅平面工藝基本流程

……

第4章 集成電路設(shè)計(jì)

第5章 微電子系統(tǒng)設(shè)計(jì)

第6章 集成電路計(jì)算機(jī)輔助設(shè)計(jì)

第7章 IC設(shè)計(jì)舉例與設(shè)計(jì)實(shí)踐