EDA技術(shù)及應(yīng)用:VHDL版

《EDA技術(shù)及應(yīng)用:VHDL版(第3版)》內(nèi)容分為五個(gè)部分，前四部分為正文，共七章，第五部分為附錄。第一部分概括地闡述了EDA技術(shù)及應(yīng)用的有關(guān)問題(第1章);第二部分比較全面地介紹了EDA技術(shù)的主要內(nèi)容，包括EDA的物質(zhì)基礎(chǔ)--Lattice、Altera和Xilinx公司主流大規(guī)?？删幊踢壿嬈骷﨔PGA/CPL.D的品種規(guī)格、性能參數(shù)、組成結(jié)構(gòu)及原理(第2章)，EDA的主流表達(dá)方式--VHDL，的編程基礎(chǔ)(第3章)，EDA的設(shè)計(jì)開發(fā)軟件--QutrtusII8.0、ISESuite10.1、ispl..EVER8.1、Synpli母PRO7.6、ModelSimSE6.0等五個(gè)常用EDA工具軟件的安裝與使用(第4章)，EDA的實(shí)驗(yàn)開發(fā)系統(tǒng)--通用EDA實(shí)驗(yàn)開發(fā)系統(tǒng)的基本組成、工作原理、性能指標(biāo)及GW48型EDA實(shí)驗(yàn)開發(fā)系統(tǒng)的結(jié)構(gòu)及使用方法(第5章);第三部分提供了12個(gè)綜合性的EDA應(yīng)用設(shè)計(jì)實(shí)例(第6章)，包括數(shù)字信號處理、智能控制、神經(jīng)網(wǎng)絡(luò)中經(jīng)常用到的高速PID控制器、FIR濾波器、CORDIC算法的應(yīng)用等實(shí)例;第四部分是EDA技術(shù)實(shí)驗(yàn)(第7章);第五部分是附錄，包括常用FPGA/CPID管腳圖、利用WWW進(jìn)行EDA資源的檢索等內(nèi)容。

《EDA技術(shù)及應(yīng)用:VHDL版(第3版)》可供高等院校電子工程、通信工程、自動化、計(jì)算機(jī)應(yīng)用、儀器儀表等信息工程類及相近專業(yè)的本科生或研究生使用，也可作為相關(guān)人員的自學(xué)參考書。

《EDA技術(shù)及應(yīng)用:VHDL版(第3版)》配有電子教案，有需要者可登錄出版社網(wǎng)站下載。

第1章 緒論

1.1 EDA技術(shù)的涵義

1.2 EDA技術(shù)的發(fā)展歷程

1.3 EDA技術(shù)的主要內(nèi)容

1.3.1 大規(guī)?？删幊踢壿嬈骷?/p>

1.3.2 硬件描述語言(m)L)

1.3.3 EDA軟件開發(fā)工具

1.3.4 EDA實(shí)驗(yàn)開發(fā)系統(tǒng)

1.4 EDA軟件系統(tǒng)的構(gòu)成

1.5 EDA工具的發(fā)展趨勢

1.6 EDA的工程設(shè)計(jì)流程

1.6.1 FPGA/CPI..D工程設(shè)計(jì)流程

1.6.2 ASIC工程設(shè)計(jì)流程

1.7 數(shù)字系統(tǒng)的設(shè)計(jì)

1.7.1 數(shù)字系統(tǒng)的設(shè)計(jì)模型

1.7.2 數(shù)字系統(tǒng)的設(shè)計(jì)方法

1.7.3 數(shù)字系統(tǒng)的設(shè)計(jì)準(zhǔn)則

1.7.4 數(shù)字系統(tǒng)的設(shè)計(jì)步驟

1.8 EDA技術(shù)的應(yīng)用展望

習(xí)題

第2章 大規(guī)?？删幊踢壿嬈骷?/p>

2.1 可編程邏輯器件概述

2.1.1 PLD的發(fā)展進(jìn)程

2.1.2 PLD的分類方法

2.1.3 常用CPL.D和FPGA標(biāo)識的含義

2.2 Lattice公司的CPID和FPGA器件

2.2.1 Lattice公司的CPLD和FPGA概述

2.2.2 ispI~SI/pLSI系列CPL。D結(jié)構(gòu)

2.2.3 ispMACH系列CPLD結(jié)構(gòu)

2.2.4 EC/ECP系列FPGA結(jié)構(gòu)

2.2.5 XP/XP2系列FPGA結(jié)構(gòu)

2.2.6 MachXO系列FPGA結(jié)構(gòu)

2.3 Altera公司的CPID和FPGA器件

2.3.1 Altera公司的CPLD和FPGA概述

2.3.2 MAX系列CP[D結(jié)構(gòu)

2.3.3 MAXII系列CPLD結(jié)構(gòu)

2.3.4 Cyclone系列FPGA結(jié)構(gòu)

2.3.5 Stratix系列FPGA結(jié)構(gòu)

2.4 Xilinx公司的CPLD和FPGA器件

2.4.1 Xilinx公司的CPLD和FPGA楣述

2.4.2 XC9500系列CPLD結(jié)構(gòu)

2.4.3 CoolRunner系列CPLD結(jié)構(gòu)

2.4.4 Spartan系列FPGA結(jié)構(gòu)

2.4.5 Virtex系列FPGA結(jié)構(gòu)

2.5 CPID和FPGA的編程與配置

2.5.1 CPID和FPGA的編程配置

2.5.2 CPLD和FPGA的下載接口

2.5.3 CPID器件的編程電路

2.5.4 FPGA器件的配置電路

2.6 FPGA和CPID的開發(fā)應(yīng)用選擇

習(xí)題

第3章 VHDL編程基礎(chǔ)

3.1 概述

3.1.1 常用硬件描述語言簡介

3.1.2 VHDI..的優(yōu)點(diǎn)

3.1.3 VHDI..程序設(shè)計(jì)約定

3.2 VHDL.程序基本結(jié)構(gòu)

3.2.1 VHDL。程序設(shè)計(jì)舉例

3.2.2 VHDL，程序的基本結(jié)構(gòu)

3.2.3 庫、程序包使用說明

3.2.4 實(shí)體描述

3.2.5 結(jié)構(gòu)體描述

3.2.6 結(jié)構(gòu)體配置

3.3 VHDL語言要素

3.3.1 VHDL文字規(guī)則

3.3.2 VHDL數(shù)據(jù)對象

3.3.3 VHDL數(shù)據(jù)類型

3.3.4 VHDL操作符

3.4 VHDL順序語句

3.4.1 賦值語句

3.4.2 轉(zhuǎn)向控制語句

3.4.3 等待語句

3.4.4 子程序調(diào)用語句

3.4.5 返回語句

3.4.6 空操作語句

3.4.7 其他語句和說明

3.5 VHDI.，并行語句

3.5.1 進(jìn)程語句

3.5.2 塊語句

3.5.3 并行信號賦值語句

3.5.4 并行過程調(diào)用語句

3.5.5 元件例化語句

3.5.6 生成語句

3.6 子程序

3.6.1 函數(shù)

3.6.2 重載函數(shù)

3.6.3 過程

3.6.4 重載過程

3.7 程序包

3.8 VHDL.描述風(fēng)格

3.8.1 行為描述

3.8.2 數(shù)據(jù)流描述

3.8.3 結(jié)構(gòu)描述

3.9 基本邏輯電路設(shè)計(jì)

3.9.1 組合邏輯電路設(shè)計(jì)

3.9.2 時(shí)序邏輯電路設(shè)計(jì)

3.9.3 存儲器電路設(shè)計(jì)

3.10狀態(tài)機(jī)的VHDL.設(shè)計(jì)

3.10.1 狀態(tài)機(jī)的基本結(jié)構(gòu)和功能

3.10.2 一般狀態(tài)機(jī)的VHDL設(shè)計(jì)

3.10.3摩爾狀態(tài)機(jī)的VHDL設(shè)計(jì)

3.10.4 米立狀態(tài)機(jī)的VHDL設(shè)計(jì)

習(xí)題

第4章 常用EDA工具軟件操作指南

4.1 常用EDA工具軟件安裝指南

4.2 常用EDA工具軟件操作用例

4.2.1 4位十進(jìn)制計(jì)數(shù)器電路

4.2.2 計(jì)數(shù)動態(tài)掃描顯示電路

4.2.3 EDA仿真測試模型及程序

4.3 AlteraQuartusII操作指南

4.3.1 QuartusII的初步認(rèn)識

4.3.2 QuartusII的基本操作

4.3.3 Quartus1I的綜合操作

4.3.4 QuartuslI的SOPC開發(fā)

4.4 XilinxISEDesignSuite操作指南

4.4.1 XilinxISE的初步認(rèn)識

4.4.2 ISESuite的基本操作

4.4 13ISESuite的綜合操作

4.5 LatticeispI.,EVEL操作指南

4.5.1 ispLEVEL的初步認(rèn)識

4.5.2 ispLEVE[。的基本操作

4.5.3 ispl.,EVEL，的綜合操作

4.6 SynplicitySynplifyPRO操作指南

4.6.1 SynplifyPRO的使用步驟

4.6.2 SynplifyPRO的使用實(shí)例

4.7 Mentor.GraphicsModelSim操作指南

4.7.1 ModelSim的使用步驟

4.7.2 ModelSim的使用實(shí)例

習(xí)題

第5章 EDA實(shí)驗(yàn)開發(fā)系統(tǒng)

5.1 通用EDA實(shí)驗(yàn)開發(fā)系統(tǒng)概述

5.1.1 EDA實(shí)驗(yàn)開發(fā)系統(tǒng)的基本組成

5.1.2 EDA實(shí)驗(yàn)開發(fā)系統(tǒng)的性能指標(biāo)

5.1.3 通用EDA實(shí)驗(yàn)開發(fā)系統(tǒng)的工作原理

5.1.4 通用EDA實(shí)驗(yàn)開發(fā)系統(tǒng)的使用方法

5.2 GW48型:EDA實(shí)驗(yàn)開發(fā)系統(tǒng)的使用

5.2.1 GW48型EDA實(shí)驗(yàn)開發(fā)系統(tǒng)介紹

5.2.2 GW48實(shí)驗(yàn)電路結(jié)構(gòu)圖

5.2.3 GW48系統(tǒng)結(jié)構(gòu)圖信號名與芯片引腳對照表

5.2.4 GW48型EDA實(shí)驗(yàn)開發(fā)系統(tǒng)使用實(shí)例

習(xí)題

第6章 VHDL設(shè)計(jì)應(yīng)用實(shí)例

6.1 8位加法器的設(shè)計(jì)

6.2 8位乘法器的設(shè)計(jì)

6.3 8位除法器的設(shè)計(jì)

6.4 PWM信號發(fā)生器的設(shè)計(jì)

6.5 數(shù)字頻率計(jì)的設(shè)計(jì)

6.6 數(shù)字秒表的設(shè)計(jì)

6.7 單片機(jī)總線接口電路的設(shè)計(jì)

6.8 交通燈信號控制器的設(shè)計(jì)

6.9 高速PID控制器的設(shè)計(jì)

6.10 FIR濾波器的設(shè)計(jì)

6.11 CORDIC算法的應(yīng)用設(shè)計(jì)

6.12 鬧鐘系統(tǒng)的設(shè)計(jì)

6.12.1 系統(tǒng)設(shè)計(jì)思路

6.12.2 VHDL源程序

6.12.3 仿真結(jié)果驗(yàn)證

6.12.4 邏輯綜合分析

6.12.5 硬件邏輯驗(yàn)證

習(xí)題

第7章 EDA技術(shù)實(shí)驗(yàn)

7.1 實(shí)驗(yàn)一:8位加法器的設(shè)計(jì)

7.2 實(shí)驗(yàn)二:序列檢測器的設(shè)計(jì)

7.3 實(shí)驗(yàn)三:PWM信號發(fā)生器的設(shè)計(jì)

7.4 實(shí)驗(yàn)四:數(shù)字頻率計(jì)的設(shè)計(jì)

7.5 實(shí)驗(yàn)五:數(shù)字秒表的設(shè)計(jì)

7.6 實(shí)驗(yàn)六:交通信號燈控制器的設(shè)計(jì)

7.7 實(shí)驗(yàn)報(bào)告范例

附錄1 常用FPGA/CPLD管腳圖

附錄2 利用WWW進(jìn)行EDA資源的

檢索

主要參考文獻(xiàn)

書 名: EDA技術(shù)及應(yīng)用:VHDL版

ISBN: 9787560625492

開本: 16開

定價(jià): 45.00元

該書主要介紹EDA技術(shù)的基本概念、應(yīng)用特點(diǎn)、可編程邏輯器件、硬件描述語言(VHDL)及常用邏輯單元電路的VHDL編程技術(shù);以及EDA技術(shù)的開發(fā)過程、開發(fā)工具軟件Quartus Ⅱ的使用、EDA設(shè)計(jì)過程中常見工程問題的處理等。《EDA技術(shù)及應(yīng)用教程》從教學(xué)和應(yīng)用的角度出發(fā)，首先介紹了EDA技術(shù)的基本概念、應(yīng)用特點(diǎn)、可編程邏輯器件、硬件描述語言(VHDL)及常用邏輯單元電路的VHDL編程技術(shù);然后，以EDA應(yīng)用為目的，通過EDA實(shí)例詳細(xì)介紹了EDA技術(shù)的開發(fā)過程、開發(fā)工具軟件Quartus Ⅱ的使用、EDA設(shè)計(jì)過程中常見工程問題的處理;最后，介紹了工程中典型的EDA設(shè)計(jì)實(shí)例。

《EDA技術(shù)及應(yīng)用教程》各章節(jié)均配有習(xí)題及設(shè)計(jì)實(shí)例練習(xí)，便于讀者學(xué)習(xí)和教學(xué)使用。

《EDA技術(shù)及應(yīng)用教程》可作為高等院校電子、通信、自動化及計(jì)算機(jī)等專業(yè)EDA應(yīng)用技術(shù)的教學(xué)用書，也可作為高職院校相關(guān)專業(yè)的教學(xué)參考用書。

本書是數(shù)字電路電子設(shè)計(jì)自動化(EDA)入門的工具書，其內(nèi)容主要包括:用VHDL設(shè)計(jì)的基本組合電路、時(shí)序電路、數(shù)字綜合電路、電路圖輸入法要領(lǐng)概述、實(shí)用VHDL語句等;附錄部分介紹了VHDL基本知識和基本術(shù)語，中小規(guī)模集成電路等 。

本書提供的所有程序代碼都經(jīng)過MAX+plus Ⅱ9.23軟件和PLD器件的編譯、仿真、下載和實(shí)際測量，可以作為進(jìn)一步開發(fā)的參考。大部分實(shí)例電路都是在設(shè)計(jì)數(shù)字電路時(shí)經(jīng)常使用的電路;本書為那些想快速步入EDA設(shè)計(jì)大門的讀者提供了一個(gè)仿制、借鑒、156 研究、創(chuàng)新的良好工作平臺。

前言

第1章 概述

1.1 EDA技術(shù)的發(fā)展

1.2 EDA技術(shù)的主要內(nèi)容

1.2.1 可編程邏輯器件

1.2.2 硬件描述語言

1.2.3 EDA軟件開發(fā)工具

1.2.4 實(shí)驗(yàn)開發(fā)系統(tǒng)

1.3 EDA技術(shù)的設(shè)計(jì)流程

1.3.1 設(shè)計(jì)輸入

1.3.2 邏輯綜合

1.3.3 目標(biāo)器件的適配

1.3.4 目標(biāo)器件的編程/下載

1.3.5 設(shè)計(jì)過程中的仿真

1.3.6 硬件仿真/硬件測試

1.4 EDA技術(shù)的設(shè)計(jì)方法

1.5 習(xí)題

第2章 可編程邏輯器件

2.1 簡單PLD的基本結(jié)構(gòu)

2.2 CPLD的基本結(jié)構(gòu)

2.3 FPCA的基本結(jié)構(gòu)

2.4 可編程邏輯器件產(chǎn)品簡介

2.4.1 Ahera系列產(chǎn)品

2.4.2 Xilinx系列產(chǎn)品

2.4.3 Lattice系列產(chǎn)品

2.5 習(xí)題

第3章 硬件描述語言VHDL

3.1 VHDL簡介

3.1.1 VHDL的發(fā)展及特點(diǎn)

3.1.2 傳統(tǒng)設(shè)計(jì)與VHDL設(shè)計(jì)對照

3.2 VHDL程序的基本結(jié)構(gòu)

3.2.1 VHDL程序的基本單元與構(gòu)成

3.2.2 實(shí)體

3.2.3 結(jié)構(gòu)體

3.2.4 程序包.庫和配置

3.3 VHDL的語法要素

3.3.1 VHDL文字規(guī)則

3.3.2 VHDL數(shù)據(jù)對象

3.3.3 VHDL數(shù)據(jù)類型

3.3.4 運(yùn)算操作符

3.4 VHDL結(jié)構(gòu)體的描述方式

3.4.1 順序描述語句

3.4.2 并行描述語句

3.4.3 屬性描述語句

3.5 VHDL設(shè)計(jì)邏輯電路的基本思想和方法

3.5.1 邏輯函數(shù)表達(dá)式方法

3.5.2 真值表方法

3.5.3 電路連接描述方法

3.5.4 不完整條件語句方法

3.5.5 層次化設(shè)計(jì)方法

3.6 習(xí)題

第4章 用VHDL程序?qū)崿F(xiàn)常用邏輯電路

4.1 組合邏輯電路設(shè)計(jì)

4.1.1 基本邏輯門

4.1.2 三態(tài)門

4.1.3 3-8譯碼器

4.1.4 優(yōu)先編碼器

4.1.5 7段碼譯碼器

4.1.6 二-十進(jìn)制BCD譯碼器

4.1.7 多位加(減)法器

4.2 時(shí)序邏輯電路設(shè)計(jì)

4.2.1 觸發(fā)器

4.2.2 計(jì)數(shù)器

4.2.3 分頻器

4.2.4 移位寄存器

4.3 狀態(tài)機(jī)邏輯電路設(shè)計(jì)

4.3.1 一般狀態(tài)機(jī)的設(shè)計(jì)

4.3.2 狀態(tài)機(jī)的應(yīng)用

4.4 習(xí)題

第5章 EDA開發(fā)軟件及應(yīng)用

5.1 QuartusII軟件簡介

5.2 QuartusII軟件的安裝

5.2.1 系統(tǒng)要求

5.2.2 安裝操作

5.2.3 安裝許可證

5.3 QuartusII設(shè)計(jì)輸入

5.3.1 文本設(shè)計(jì)輸入方式

5.3.2 原理圖設(shè)計(jì)輸入方式

5.3.3 混合輸入方式

5.4 QuartusII設(shè)計(jì)編譯

5.4.1 編譯前的設(shè)置

5.4.2 全程編譯

5.5 QuartusII設(shè)計(jì)仿真

5.5.1 創(chuàng)建波形文件

5.5.2 創(chuàng)建輸入輸出向量

5.5.3 設(shè)置仿真時(shí)間

5.5.4 設(shè)置輸入信號

5.5.5 波形仿真

5.6 QuartusII器件編程

5.6.1 引腳設(shè)置和下載

5.6.2 器件編程下載

5.7 Max+plusII軟件簡介

5.7.1 設(shè)計(jì)輸入

5.7.2 設(shè)計(jì)編譯

5.7.3 設(shè)計(jì)校驗(yàn)

5.7.4 器件編程

5.8 轉(zhuǎn)化Max+PlusII工程文件

5.9 習(xí)題

第6章 EDA仿真技術(shù)應(yīng)用實(shí)例

6.1 帶使能和片選端的16:4線優(yōu)先編碼器設(shè)計(jì)

6.1.1 原理分析

6.1.2 程序設(shè)計(jì)

6.1.3 編譯仿真

6.2 7段顯示譯碼器設(shè)計(jì)

6.2.1 原理分析

6.2.2 程序設(shè)計(jì)

6.2.3 編譯仿真

6.3 帶異步清零端的12位二進(jìn)制全加器設(shè)計(jì)

6.3.1 原理分析

6.3.2 程序設(shè)計(jì)

6.3.3 編譯仿真

6.4 帶異步清零/置位端的Ⅸ觸發(fā)器設(shè)計(jì)

6.4.1 原理分析

6.4.2 程序設(shè)計(jì)

6.4.3 編譯仿真

6.5 4位鎖存器設(shè)計(jì)

6.5.1 原理分析

6.5.2 程序設(shè)計(jì)

6.5.3 編譯仿真

6.6 32進(jìn)制多樣型計(jì)數(shù)器設(shè)計(jì)

6.6.1 原理分析

6.6.2 程序設(shè)計(jì)

6.6.3 編譯仿真

6.7 8位多樣型移位寄存器設(shè)計(jì)

6.7.1 原理分析

6.7.2 程序設(shè)計(jì)

6.7.3 編譯仿真

6.8 Moore狀態(tài)機(jī)的設(shè)計(jì)

6.8.1 原理分析

6.8.2 程序設(shè)計(jì)

6.8.3 編譯仿真

6.9 Mealy狀態(tài)機(jī)的設(shè)計(jì)

6.9.1 原理分析

6.9.2 程序設(shè)計(jì)

6.9.3 編譯仿真

6.1 0習(xí)題

第7章 QuanusII中的宏功能模塊及應(yīng)用

7.1 QuartusII宏功能模塊概述

7.1.1 宏功能模塊與LPM函數(shù)

7.1.2 知識產(chǎn)權(quán)IP核

7.2 宏功能模塊定制管理器

7.2.1 宏功能模塊定制管理器的使用

7.2.2 宏功能模塊定制管理器的文件

7.3 宏功能模塊的應(yīng)用

7.3.1 arithmetic宏功能模塊

7.3.2 gates宏功能模塊

7.3.3 10組件宏功能模塊的使用

7.3.4 storage宏功能模塊的使用

7.4 宏功能模塊的例化

7.5 習(xí)題

第8章 常見EDA設(shè)計(jì)中的工程問題

8.1 建立時(shí)間和保持時(shí)間

8.2 競爭和冒險(xiǎn)

8.2.1 PLD內(nèi)部毛刺產(chǎn)生的原因

8.2.2 毛刺消除

8.3 EDA設(shè)計(jì)中的同步電路

8.3.1 同步電路與異步電路

8.3.2 同步清除和置位信號

8.4 時(shí)鐘問題

8.5 面積與速度之間的關(guān)系

8.5.1 串并轉(zhuǎn)換

8.5.2 流水線操作

8.6 低功耗設(shè)計(jì)原則

8.7 數(shù)字系統(tǒng)設(shè)計(jì)中可編程器件的選擇原則

8.7.1 從系統(tǒng)設(shè)計(jì)角度的目標(biāo)器件選擇原則

8.7.2 從器件資源角度的目標(biāo)器件選擇原則

8.7.3 從器件管腳來確定

8.8 習(xí)題

第9章 EDA技術(shù)工程應(yīng)用實(shí)例

9.1 交通燈控制器的設(shè)計(jì)

9.1.1 原理分析

9.1.2 程序設(shè)計(jì)

9.1.3 編譯仿真

9.2 4X5矩陣鍵盤設(shè)計(jì)

9.2.1 原理分析

9.2.2 程序設(shè)計(jì)

9.2.3 編譯仿真

9.3 數(shù)字電子鐘設(shè)計(jì)

9.3.1 原理分析

9.3.2 程序設(shè)計(jì)

9.3.3 編譯仿真

9.4 6位十進(jìn)制數(shù)字頻率計(jì)設(shè)計(jì)

9.4.1 原理分析

9.4.2 程序設(shè)計(jì)

9.4.3 編譯仿真

9.5 數(shù)字波形產(chǎn)生器設(shè)計(jì)

9.5.1 原理分析

9.5.2 程序設(shè)計(jì)

9.5.3 編譯仿真

9.6 10層全自動電梯控制器設(shè)計(jì)

9.6.1 原理分析

9.6.2 程序設(shè)計(jì)

9.6.3 編譯仿真

9.7 17階線性相位FIR濾波器設(shè)計(jì)

9.7.1 原理分析

9.7.2 程序設(shè)計(jì)

9.7.3 編譯仿真

9.8 習(xí)題

參考文獻(xiàn)

……