由于公共阻抗問題在地線系統(tǒng)中格外突出,因此在下面的敘述中均以地線為例,但是其中一些結(jié)論對(duì)其他公共阻抗問題也是適用的。
串聯(lián)型地線系統(tǒng)如圖5所示。
并聯(lián)型地線系統(tǒng)的結(jié)構(gòu)如圖6所示。即每一個(gè)模塊的地線都直接與地線相連。
并聯(lián)型地線的優(yōu)點(diǎn)是可以減小地線之間的交叉干擾,但必須保證總的地線有足夠小的阻抗(主要是感抗)。但并聯(lián)型地線需要使用很多導(dǎo)線,在PCB上需善占用更多的面積。
電源公共阻抗上的信號(hào)交叉干擾問題是公共阻抗信號(hào)交叉干擾中最普遍和最突出的,原因如下。
(1)電源線通常都要從PCB的插腳上引人,因此電源線比較長(zhǎng),導(dǎo)致電源上的公共阻抗比較大(如引線電感,電源內(nèi)阻以及插腳的接觸電阻等)。
(2)電源線中流經(jīng)的電流比較大,因此在公共阻抗上產(chǎn)生的電壓降也比較大。
(3)電源線上掛的負(fù)載最多,其中流經(jīng)的電流形式繁多,且又經(jīng)常在變化。對(duì)于高速變化的電流而言,電源線公共阻抗中的感抗部分顯著增大,即使公共阻抗的幅度增大,各模塊之間交叉影響的概率也顯著增大。
為說明公共阻抗耦合噪聲對(duì)受擾電路影響,我們可以簡(jiǎn)單的直流電路、圖1所示等效電路為例加以說明?;芈?、回路2有一公共阻抗
當(dāng)
當(dāng)
以上的計(jì)算說明,由于存在公共阻抗R3,回路2負(fù)載變化會(huì)對(duì)回路1產(chǎn)生很大影響,即回路2(噪聲源)對(duì)回路1產(chǎn)生干擾。
串聯(lián)方式接地形成公共阻抗耦合電路如圖2所示。阻抗Z1為回路1、回路2、回路3的公共阻抗,阻抗Z2為回路2、回路3的公共阻抗,也就是說各個(gè)電路的接地點(diǎn)A、B、C都不是真正的零電位。這樣,任何一個(gè)電路的地線上電流發(fā)生變化,都會(huì)影響其他電路而成為噪聲源,如電路1的對(duì)地電壓
為消除干擾,采用一點(diǎn)接地方式,如圖1中虛線所示。
抗干擾旁路電容形成干擾等效電路如圖3所示。旁路電容本應(yīng)起抗干擾作用,由于存在公共阻抗Zc,產(chǎn)生意想不到的前后級(jí)耦合,使電路產(chǎn)生自激振蕩。
導(dǎo)線電感形成的公共阻抗耦合如圖4所示。當(dāng)騷擾源與敏感設(shè)備共用一個(gè)接地時(shí),于騷擾源的輸出電流流過公共地阻抗,在敏感設(shè)備的輸入端產(chǎn)生電壓。公共阻抗僅是由一段導(dǎo)線或印制板的印制導(dǎo)線產(chǎn)生的,導(dǎo)線阻抗是電感性,當(dāng)傳輸信號(hào)為高頻或高電流變化率(
j表示矢量。阻抗等于電阻、感抗、容抗三者的矢量和。感抗、容抗方向相反,說以兩者矢量和的模就是兩個(gè)量模的差,公式中表達(dá)為j ( XL–XC)。
根據(jù)1/(w0*C)=w0*L可以得出w0=1/√(L*C)將w0代入前面公式即可
千克每平方米每秒
公共阻抗耦合方式是干擾源和信號(hào)源具有公共阻抗時(shí)的傳導(dǎo)耦合。公共阻抗隨元件配置和實(shí)際器件的具體情況而定。例如,電源線和接地線的電阻、電感在一定的條件下會(huì)形成公共阻抗;一個(gè)電源電路對(duì)幾個(gè)電路供電時(shí),如果電源不是內(nèi)阻抗為零的理想電壓源,則其內(nèi)阻抗就成為接受供電的幾個(gè)電路的公共阻抗。只要其中某一電路的電流發(fā)生變化,便會(huì)使其他電路的供電電壓發(fā)生變化,形成公共阻抗耦合。公共阻抗耦合一般發(fā)生在兩個(gè)電路的電流流經(jīng)一個(gè)公共阻抗時(shí),一個(gè)電路在該阻抗上的電壓降會(huì)影響到另一個(gè)電路。
常見的公共阻抗耦合有公共地和電源阻抗兩種。為了防止公共阻抗耦合,應(yīng)使耦合阻抗趨近于零,通過耦合阻抗上的干擾電流和產(chǎn)生的干擾電壓將消失。此時(shí),有效回路與干擾回路即使存在電氣連接(在一點(diǎn)上),它們彼此也不再互相干擾,這種情況通常稱為電路去耦,即沒有任何公共阻抗耦合的存在。
格式:pdf
大?。?span id="wsmxr5v" class="single-tag-height">42KB
頁(yè)數(shù): 3頁(yè)
評(píng)分: 4.3
mΩ /m TMY 200 3(40×4)+1(40×4) 0.1119 250 3(40×4)+1(40×4) 0.1119 315 3(50×5)+1(50×5) 0.0728 400 3(63×6.3)+1(63×6.3) 0.0471 500 3(80×6.3)+1(63×6.3) 0.0383 630 3(80×8)+1(63×6.3) 0.031 800 3(100×8)+1(80×6.3) 0.0257 1000 3(125×10)+1(80×8) 0.0177 1250 3*2(100×10)+1(100× 10) 0.0109 1600 3*2(125×10)+1(125× 10) 0.0089 2000 3*2(125×10)+1(125× 10) 0.0089 變壓器容 量KVA 母線規(guī)格 mm Rm D=150 D=250 D=350 mΩ /m mΩ /m mΩ
格式:pdf
大小:42KB
頁(yè)數(shù): 183頁(yè)
評(píng)分: 4.5
排名 電線類型 導(dǎo)線類型 單位長(zhǎng)度電阻 1 ZRYJLW1600 ZRYJLW1600_2352 1 2 ZRYJLW1600 ZRYJLW1600_2350 1 3 ZRYJLW1600 ZRYJLW1600 1 4 ZRYJL1600 ZRYJL1600 1 5 ZR1600 ZR1600 1 6 ZC-YJLW02-Z-1200 ZC-YJLW02-Z-1200_1597 1 7 YJVW02(03)/110 800 YJVW02(03)/110 800平行 0.0221 8 YJVW02(03)/110 800 YJVW02(03)/110 800品行 0.0221 9 YJVW02(03)/110 800 YJVW02(03)/110 800_431 0.0221 10 YJVW02(03)/110 800 YJVW02(03)/110 800_430 0.0221 11 YJV
阻抗標(biāo)準(zhǔn)阻抗簡(jiǎn)介
輸入阻抗是指一個(gè)電路輸入端的等效阻抗。在輸入端上加上一個(gè)電壓源U,測(cè)量輸入端的電流I,則輸入阻抗Rin就是U/I。你可以把輸入端想象成一個(gè)電阻的兩端,這個(gè)電阻的阻值,就是輸入阻抗。
輸入阻抗跟一個(gè)普通的電抗元件沒什么兩樣,它反映了對(duì)電流阻礙作用的大小。對(duì)于電壓驅(qū)動(dòng)的電路,輸入阻抗越大,則對(duì)電壓源的負(fù)載就越輕,因而就越容易驅(qū)動(dòng),也不會(huì)對(duì)信號(hào)源有影響;而對(duì)于電流驅(qū)動(dòng)型的電路,輸入阻抗越小,則對(duì)電流源的負(fù)載就越輕。因此,我們可以這樣認(rèn)為:如果是用電壓源來驅(qū)動(dòng)的,則輸入阻抗越大越好;如果是用電流源來驅(qū)動(dòng)的,則阻抗越小越好(注:只適合于低頻電路,在高頻電路中,還要考慮阻抗匹配問題。)另外如果要獲取最大輸出功率時(shí),也要考慮 阻抗匹配問題。
無(wú)論信號(hào)源或放大器還有電源,都有輸出阻抗的問題。輸出阻抗就是一個(gè)信號(hào)源的內(nèi)阻。本來,對(duì)于一個(gè)理想的電壓源(包括電源),內(nèi)阻應(yīng)該為0,或理想電流源的阻抗應(yīng)當(dāng)為無(wú)窮大。輸出阻抗在電路設(shè)計(jì)最特別需要注意。
但現(xiàn)實(shí)中的電壓源,則不能做到這一點(diǎn)。我們常用一個(gè)理想電壓源串聯(lián)一個(gè)電阻r的方式來等效一個(gè)實(shí)際的電壓源。這個(gè)跟理想電壓源串聯(lián)的電阻r,就是(信號(hào)源/放大器輸出/電源)的內(nèi)阻了。當(dāng)這個(gè)電壓源給負(fù)載供電時(shí),就會(huì)有電流I從這個(gè)負(fù)載上流過,并在這個(gè)電阻上產(chǎn)生I×r的電壓降。這將導(dǎo)致電源輸出電壓的下降,從而限制了最大輸出功率(關(guān)于為什么會(huì)限制最大輸出功率,請(qǐng)看后面的“阻抗匹配”一問)。同樣的,一個(gè)理想的電流源,輸出阻抗應(yīng)該是無(wú)窮大,但實(shí)際的電路是不可能的。
阻抗板阻抗特性
據(jù)信號(hào)的傳輸理論,信號(hào)是時(shí)間、距離變量的函數(shù),因此信號(hào)在連線上的每一部分都有可能變化。因此確定連線的交流阻抗,即電壓的變化和電流的變化之比為傳輸線的特性阻抗(Characteristic Impedance):傳輸線的特性阻抗只與信號(hào)連線本身的特性相關(guān)。在實(shí)際電路中,導(dǎo)線本身電阻值小于系統(tǒng)的分布阻抗,猶其 是高頻電路中,特性阻抗主要取決于連線的單位分布電容和單位分布電感帶來的分布阻抗。理想傳輸線的特性阻抗只取決于連線的單位分布電容和單位分布電感。
印制電路板上導(dǎo)線的特性阻抗是電路設(shè)計(jì)的一個(gè)重要指標(biāo),特別是在高頻電路的PCB設(shè)計(jì)中,必須考慮導(dǎo)線的特性阻抗和器件或信號(hào)所要求的特性阻抗是否一致,是否匹配。因此,在PCB設(shè)計(jì)的可靠性設(shè)計(jì)中有兩個(gè)概念是必須注意的。