集成電路綜述

集成電路，英文為Integrated Circuit，縮寫為IC；顧名思義，就是把一定數(shù)量的常用電子元件，如電阻、電容、晶體管等，以及這些元件之間的連線，通過半導體工藝集成在一起的具有特定功能的電路。

為什么會產(chǎn)生集成電路？我們知道任何發(fā)明創(chuàng)造背后都是有驅動力的，而驅動力往往來源于問題。那么集成電路產(chǎn)生之前的問題是什么呢？我們看一下1946年在美國誕生的世界上第一臺電子計算機，它是一個占地150平方米、重達30噸的龐然大物，里面的電路使用了17468只電子管、7200只電阻、10000只電容、50萬條線，耗電量150千瓦 。顯然，占用面積大、無法移動是它最直觀和突出的問題；如果能把這些電子元件和連線集成在一小塊載體上該有多好！我們相信，有很多人思考過這個問題，也提出過各種想法。典型的如英國雷達研究所的科學家達默，他在1952年的一次會議上提出：可以把電子線路中的分立元器件，集中制作在一塊半導體晶片上，一小塊晶片就是一個完整電路，這樣一來，電子線路的體積就可大大縮小，可靠性大幅提高。這就是初期集成電路的構想，晶體管的發(fā)明使這種想法成為了可能，1947年在美國貝爾實驗室制造出來了第一個晶體管，而在此之前要實現(xiàn)電流放大功能只能依靠體積大、耗電量大、結構脆弱的電子管。晶體管具有電子管的主要功能，并且克服了電子管的上述缺點，因此在晶體管發(fā)明后，很快就出現(xiàn)了基于半導體的集成電路的構想，也就很快發(fā)明出來了集成電路。杰克·基爾比（Jack Kilby）和羅伯特·諾伊斯（Robert Noyce）在1958~1959期間分別發(fā)明了鍺集成電路和硅集成電路。

現(xiàn)在，集成電路已經(jīng)在各行各業(yè)中發(fā)揮著非常重要的作用，是現(xiàn)代信息社會的基石。集成電路的含義，已經(jīng)遠遠超過了其剛誕生時的定義范圍，但其最核心的部分，仍然沒有改變，那就是“集成”，其所衍生出來的各種學科，大都是圍繞著“集成什么”、“如何集成”、“如何處理集成帶來的利弊”這三個問題來開展的。硅集成電路是主流，就是把實現(xiàn)某種功能的電路所需的各種元件都放在一塊硅片上，所形成的整體被稱作集成電路。對于“集成”，想象一下我們住過的房子可能比較容易理解：很多人小時候都住過農(nóng)村的房子，那時房屋的主體也許就是三兩間平房，發(fā)揮著臥室的功能，門口的小院子擺上一副桌椅，就充當客廳，旁邊還有個炊煙裊裊的小矮屋，那是廚房，而具有獨特功能的廁所，需要有一定的隔離，有可能在房屋的背后，要走上十幾米……后來，到了城市里，或者鄉(xiāng)村城鎮(zhèn)化，大家都住進了樓房或者套房，一套房里面，有客廳、臥室、廚房、衛(wèi)生間、陽臺，也許只有幾十平方米，卻具有了原來占地幾百平方米的農(nóng)村房屋的各種功能，這就是集成。

當然現(xiàn)如今的集成電路，其集成度遠非一套房能比擬的，或許用一幢摩登大樓可以更好地類比：地面上有商鋪、辦公、食堂、酒店式公寓，地下有幾層是停車場，停車場下面還有地基——這是集成電路的布局，模擬電路和數(shù)字電路分開，處理小信號的敏感電路與翻轉頻繁的控制邏輯分開，電源單獨放在一角。每層樓的房間布局不一樣，走廊也不一樣，有回字形的、工字形的、幾字形的——這是集成電路器件設計，低噪聲電路中可以用折疊形狀或“叉指”結構的晶體管來減小結面積和柵電阻。各樓層直接有高速電梯可達，為了效率和功能隔離，還可能有多部電梯，每部電梯能到的樓層不同——這是集成電路的布線，電源線、地線單獨走線，負載大的線也寬；時鐘與信號分開；每層之間布線垂直避免干擾；CPU與存儲之間的高速總線，相當于電梯，各層之間的通孔相當于電梯間……

集成電路或稱微電路（microcircuit）、 微芯片（microchip）、芯片（chip）在電子學中是一種把電路（主要包括半導體裝置，也包括被動元件等）小型化的方式，并通常制造在半導體晶圓表面上。

前述將電路制造在半導體芯片表面上的集成電路又稱薄膜（thin-film）集成電路。另有一種厚膜（thick-film）混成集成電路（hybrid integrated circuit）是由獨立半導體設備和被動元件，集成到襯底或線路板所構成的小型化電路。

本文是關于單片（monolithic）集成電路，即薄膜集成電路。

集成電路具有體積小，重量輕，引出線和焊接點少，壽命長，可靠性高，性能好等優(yōu)點，同時成本低，便于大規(guī)模生產(chǎn)。它不僅在工、民用電子設備如收錄機、電視機、計算機等方面得到廣泛的應用，同時在軍事、通訊、遙控等方面也得到廣泛的應用。用集成電路來裝配電子設備，其裝配密度比晶體管可提高幾十倍至幾千倍，設備的穩(wěn)定工作時間也可大大提高。

集成電路功能結構

集成電路，又稱為IC，按其功能、結構的不同，可以分為模擬集成電路、數(shù)字集成電路和數(shù)/?；旌霞呻娐啡箢?。

模擬集成電路又稱線性電路,用來產(chǎn)生、放大和處理各種模擬信號（指幅度隨時間變化的信號。例如半導體收音機的音頻信號、錄放機的磁帶信號等），其輸入信號和輸出信號成比例關系。而數(shù)字集成電路用來產(chǎn)生、放大和處理各種數(shù)字信號（指在時間上和幅度上離散取值的信號。例如5G手機、數(shù)碼相機、電腦CPU、數(shù)字電視的邏輯控制和重放的音頻信號和視頻信號）。

集成電路制作工藝

集成電路按制作工藝可分為半導體集成電路和膜集成電路。

膜集成電路又分類厚膜集成電路和薄膜集成電路。

集成電路集成度高低

集成電路按集成度高低的不同可分為：

SSIC 小規(guī)模集成電路(Small Scale Integrated circuits)

MSIC 中規(guī)模集成電路(Medium Scale Integrated circuits)

LSIC 大規(guī)模集成電路(Large Scale Integrated circuits)

VLSIC 超大規(guī)模集成電路(Very Large Scale Integrated circuits)

ULSIC特大規(guī)模集成電路(Ultra Large Scale Integrated circuits)

GSIC 巨大規(guī)模集成電路也被稱作極大規(guī)模集成電路或超特大規(guī)模集成電路(Giga Scale Integration)。

集成電路導電類型不同

集成電路按導電類型可分為雙極型集成電路和單極型集成電路，他們都是數(shù)字集成電路。

雙極型集成電路的制作工藝復雜，功耗較大，代表集成電路有TTL、ECL、HTL、LST-TL、STTL等類型。單極型集成電路的制作工藝簡單，功耗也較低，易于制成大規(guī)模集成電路，代表集成電路有CMOS、NMOS、PMOS等類型。

集成電路按用途

集成電路按用途可分為電視機用集成電路、音響用集成電路、影碟機用集成電路、錄像機用集成電路、電腦（微機）用集成電路、電子琴用集成電路、通信用集成電路、照相機用集成電路、遙控集成電路、語言集成電路、報警器用集成電路及各種專用集成電路。

1.電視機用集成電路包括行、場掃描集成電路、中放集成電路、伴音集成電路、彩色解碼集成電路、AV/TV轉換集成電路、開關電源集成電路、遙控集成電路、麗音解碼集成電路、畫中畫處理集成電路、微處理器（CPU）集成電路、存儲器集成電路等。

2.音響用集成電路包括AM/FM高中頻電路、立體聲解碼電路、音頻前置放大電路、音頻運算放大集成電路、音頻功率放大集成電路、環(huán)繞聲處理集成電路、電平驅動集成電路，電子音量控制集成電路、延時混響集成電路、電子開關集成電路等。

3.影碟機用集成電路有系統(tǒng)控制集成電路、視頻編碼集成電路、MPEG解碼集成電路、音頻信號處理集成電路、音響效果集成電路、RF信號處理集成電路、數(shù)字信號處理集成電路、伺服集成電路、電動機驅動集成電路等。

4.錄像機用集成電路有系統(tǒng)控制集成電路、伺服集成電路、驅動集成電路、音頻處理集成電路、視頻處理集成電路。

5.計算機集成電路，包括中央控制單元（CPU）、內存儲器、外存儲器、I/O控制電路等。

6.通信集成電路

7.專業(yè)控制集成電路

集成電路按應用領域分

集成電路按應用領域可分為標準通用集成電路和專用集成電路。

集成電路按外形分

集成電路按外形可分為圓形（金屬外殼晶體管封裝型，一般適合用于大功率）、扁平型（穩(wěn)定性好，體積小）和雙列直插型。

世界集成電路發(fā)展歷史

1947年：美國貝爾實驗室的約翰·巴丁、布拉頓、肖克萊三人發(fā)明了晶體管，這是微電子技術發(fā)展中第一個里程碑；

1950年：結型晶體管誕生

1950年： R Ohl和肖克萊發(fā)明了離子注入工藝

1951年：場效應晶體管發(fā)明

1956年：C S Fuller發(fā)明了擴散工藝

1958年：仙童公司Robert Noyce與德儀公司基爾比間隔數(shù)月分別發(fā)明了集成電路，開創(chuàng)了世界微電子學的歷史；

1960年：H H Loor和E Castellani發(fā)明了光刻工藝

1962年：美國RCA公司研制出MOS場效應晶體管

1963年：F.M.Wanlass和C.T.Sah首次提出CMOS技術，今天，95%以上的集成電路芯片都是基于CMOS工藝

1964年：Intel摩爾提出摩爾定律，預測晶體管集成度將會每18個月增加1倍

1966年：美國RCA公司研制出CMOS集成電路，并研制出第一塊門陣列（50門），為現(xiàn)如今的大規(guī)模集成電路發(fā)展奠定了堅實基礎，具有里程碑意義

1967年：應用材料公司（Applied Materials）成立，現(xiàn)已成為全球最大的半導體設備制造公司

1971年：Intel推出1kb動態(tài)隨機存儲器（DRAM），標志著大規(guī)模集成電路出現(xiàn)

1971年：全球第一個微處理器4004由Intel公司推出，采用的是MOS工藝，這是一個里程碑式的發(fā)明

1974年：RCA公司推出第一個CMOS微處理器1802

1976年：16kb DRAM和4kb SRAM問世

1978年：64kb動態(tài)隨機存儲器誕生，不足0.5平方厘米的硅片上集成了14萬個晶體管，標志著超大規(guī)模集成電路（VLSI）時代的來臨

1979年：Intel推出5MHz 8088微處理器，之后，IBM基于8088推出全球第一臺PC

1981年：256kb DRAM和64kb CMOS SRAM問世

1984年：日本宣布推出1Mb DRAM和256kb SRAM

1985年：80386微處理器問世，20MHz

1988年：16M DRAM問世，1平方厘米大小的硅片上集成有3500萬個晶體管，標志著進入超大規(guī)模集成電路（VLSI）階段

1989年：1Mb DRAM進入市場

1989年：486微處理器推出，25MHz，1μm工藝，后來50MHz芯片采用 0.8μm工藝

1992年：64M位隨機存儲器問世

1993年：66MHz奔騰處理器推出，采用0.6μm工藝

1995年：Pentium Pro, 133MHz，采用0.6-0.35μm工藝；1997年：300MHz奔騰Ⅱ問世，采用0.25μm工藝

1999年：奔騰Ⅲ問世，450MHz，采用0.25μm工藝，后采用0.18μm工藝

2000年：1Gb RAM投放市場

2000年：奔騰4問世，1.5GHz，采用0.18μm工藝

2001年：Intel宣布2001年下半年采用0.13μm工藝。

2003年：奔騰4 E系列推出，采用90nm工藝。

2005年：intel 酷睿2系列上市，采用65nm工藝。

2007年：基于全新45納米High-K工藝的intel酷睿2 E7/E8/E9上市。

2009年：intel酷睿i系列全新推出，創(chuàng)紀錄采用了領先的32納米工藝，并且下一代22納米工藝正在研發(fā)。

我國集成電路發(fā)展歷史

我國集成電路產(chǎn)業(yè)誕生于六十年代，共經(jīng)歷了三個發(fā)展階段：

1965年-1978年：以計算機和軍工配套為目標，以開發(fā)邏輯電路為主要產(chǎn) 品，初步建立集成電路工業(yè)基礎及相關設備、儀器、材料的配套條件

1978年-1990年：主要引進美國二手設備，改善集成電路裝備水平，在“治散治亂”的同時，以消費類整機作為配套重點，較好地解決了彩電集成電路的國產(chǎn)化

1990年-2000年：以908工程、909工程為重點，以CAD為突破口，抓好科技攻關和北方科研開發(fā)基地的建設，為信息產(chǎn)業(yè)服務，集成電路行業(yè)取得了新的發(fā)展。

集成電路產(chǎn)業(yè)是對集成電路產(chǎn)業(yè)鏈各環(huán)節(jié)市場銷售額的總體描述，它不僅僅包含集成電路市場，也包括IP核市場、EDA市場、芯片代工市場、封測市場，甚至延伸至設備、材料市場。

集成電路產(chǎn)業(yè)不再依賴CPU、存儲器等單一器件發(fā)展，移動互聯(lián)、三網(wǎng)融合、多屏互動、智能終端帶來了多重市場空間，商業(yè)模式不斷創(chuàng)新為市場注入新活力。目前我國集成電路產(chǎn)業(yè)已具備一定基礎，多年來我國集成電路產(chǎn)業(yè)所聚集的技術創(chuàng)新活力、市場拓展能力、資源整合動力以及廣闊的市場潛力，為產(chǎn)業(yè)在未來5年～10年實現(xiàn)快速發(fā)展、邁上新的臺階奠定了基礎。

集成電路檢測常識

1、檢測前要了解集成電路及其相關電路的工作原理

檢查和修理集成電路前首先要熟悉所用集成電路的功能、內部電路、主要電氣參數(shù)、各引腳的作用以及引腳的正常電壓、波形與外圍元件組成電路的工作原理。

2、測試避免造成引腳間短路

電壓測量或用示波器探頭測試波形時，避免造成引腳間短路，最好在與引腳直接連通的外圍印刷電路上進行測量。任何瞬間的短路都容易損壞集成電路，尤其在測試扁平型封裝的CMOS集成電路時更要加倍小心。

3、嚴禁在無隔離變壓器的情況下，用已接地的測試設備去接觸底板帶電的電視、音響、錄像等設備

嚴禁用外殼已接地的儀器設備直接測試無電源隔離變壓器的電視、音響、錄像等設備。雖然一般的收錄機都具有電源變壓器，當接觸到較特殊的尤其是輸出功率較大或對采用的電源性質不太了解的電視或音響設備時，首先要弄清該機底盤是否帶電，否則極易與底板帶電的電視、音響等設備造成電源短路，波及集成電路，造成故障的進一步擴大。

4、要注意電烙鐵的絕緣性能

不允許帶電使用烙鐵焊接，要確認烙鐵不帶電，最好把烙鐵的外殼接地，對MOS電路更應小心，能采用6~8V的低壓電烙鐵就更安全。

5、要保證焊接質量

焊接時確實焊牢，焊錫的堆積、氣孔容易造成虛焊。焊接時間一般不超過3秒鐘，烙鐵的功率應用內熱式25W左右。已焊接好的集成電路要仔細查看，最好用歐姆表測量各引腳間有否短路，確認無焊錫粘連現(xiàn)象再接通電源。

6、不要輕易斷定集成電路的損壞

不要輕易地判斷集成電路已損壞。因為集成電路絕大多數(shù)為直接耦合，一旦某一電路不正常，可能會導致多處電壓變化，而這些變化不一定是集成電路損壞引起的，另外在有些情況下測得各引腳電壓與正常值相符或接近時，也不一定都能說明集成電路就是好的。因為有些軟故障不會引起直流電壓的變化。

7、測試儀表內阻要大

測量集成電路引腳直流電壓時，應選用表頭內阻大于20KΩ/V的萬用表，否則對某些引腳電壓會有較大的測量誤差。

8、要注意功率集成電路的散熱

功率集成電路應散熱良好，不允許不帶散熱器而處于大功率的狀態(tài)下工作。

9、引線要合理

如需要加接外圍元件代替集成電路內部已損壞部分，應選用小型元器件，且接線要合理以免造成不必要的寄生耦合，尤其是要處理好音頻功放集成電路和前置放大電路之間的接地端。

例如： 肖特基4輸入與非門 CT54S20MD

C—符合國家標準

T—TTL電路

54S20—肖特基雙4輸入與非門

M—‐55~125℃

D—多層陶瓷雙列直插封裝

1、BGA

(ball grid array)

球形觸點陣列，表面貼裝型封裝之一。在印刷基板的背面按陣列方式制作出球形凸點用 以代替引腳，在印刷基板的正面裝配LSI 芯片，然后用模壓樹脂或灌封方法進行密封。也稱為凸點陣列載體(PAC)。引腳可超過200，是多引腳LSI 用的一種封裝。封裝本體也可做得比QFP(四側引腳扁平封裝)小。例如，引腳中心距為1.5mm 的360引腳BGA僅為31mm 見方；而引腳中心距為0.5mm 的304 引腳QFP為40mm見方。而且BGA不用擔心QFP 那樣的引腳變形問題（見有圖所示）。

2、BQFP

(quad flat package with bumper)

帶緩沖墊的四側引腳扁平封裝。QFP封裝之一，在封裝本體的四個角設置突起(緩沖墊)以防止在運送過程中引腳發(fā)生彎曲變形。美國半導體廠家主要在微處理器和ASIC等電路中采用此封裝。引腳中心距0.635mm，引腳數(shù)從84 到196 左右(見QFP)。

3、C－

(ceramic)

表示陶瓷封裝的記號。例如，CDIP 表示的是陶瓷DIP。是在實際中經(jīng)常使用的記號。

4、Cerdip

用玻璃密封的陶瓷雙列直插式封裝，用于ECL RAM，DSP(數(shù)字信號處理器)等電路。帶有 玻璃窗口的Cerdip 用于紫外線擦除型EPROM以及內部帶有EPROM 的微機電路等。引腳中心距2.54mm，引腳數(shù)從8到42。在日本，此封裝表示為DIP－G(G即玻璃密封的意思)。

5、Cerquad

表面貼裝型封裝之一，即用下密封的陶瓷QFP，用于封裝DSP 等的邏輯LSI 電路。帶有窗口的Cerquad 用于封裝EPROM 電路。散熱性比塑料QFP 好，在自然空冷條件下可容許1.5～2W 的功率。但封裝成本比塑料QFP 高3～5 倍。引腳中心距有1.27mm、0.8mm、0.65mm、 0.5mm、 0.4mm 等多種規(guī)格。引腳數(shù)從32 到368。

帶引腳的陶瓷芯片載體，表面貼裝型封裝之一，引腳從封裝的四個側面引出，呈丁字形。帶有窗口的用于封裝紫外線擦除型EPROM 以及帶有EPROM 的微機電路等。此封裝也稱為 QFJ、QFJ－G(見QFJ)。

6、COB

(chip on board)

板上芯片封裝，是裸芯片貼裝技術之一，半導體芯片交接貼裝在印刷線路板上，芯片與基板的電氣連接用引線縫合方法實現(xiàn)，芯片與基板的電氣連接用引線縫合方法實現(xiàn)，并用樹脂覆蓋以確保可靠性。雖然COB是最簡單的裸芯片貼裝技術，但它的封裝密度遠不如TAB 和 倒片 焊技術。

7、DFP

(dual flat package)

雙側引腳扁平封裝。是SOP 的別稱(見SOP)。以前曾有此稱法，80年代后期已基本上不用。

8、DIC

(dual in-line ceramic package)

陶瓷DIP(含玻璃密封)的別稱(見DIP).

9、DIL

(dual in-line)

DIP 的別稱(見DIP)。歐洲半導體廠家多用此名稱。

10、DIP

(dual in-line package)

雙列直插式封裝。插裝型封裝之一，引腳從封裝兩側引出，封裝材料有塑料和陶瓷兩種 。 DIP 是最普及的插裝型封裝，應用范圍包括標準邏輯IC，存貯器LSI，微機電路等。 引腳中心距2.54mm，引腳數(shù)從6 到64。封裝寬度通常為15.2mm。有的把寬度為7.52mm 和10.16mm 的封裝分別稱為skinny DIP 和slim DIP(窄體型DIP)。但多數(shù)情況下并不加區(qū)分，只簡單地統(tǒng)稱為DIP。另外，用低熔點玻璃密封的陶瓷DIP也稱為cerdip(見cerdip)。

11、DSO

(dual small out-lint)

雙側引腳小外形封裝。SOP 的別稱(見SOP)。部分半導體廠家采用此名稱。

12、DICP

(dual tape carrier package)

雙側引腳帶載封裝。TCP(帶載封裝)之一。引腳制作在絕緣帶上并從封裝兩側引出。由于利用的是TAB(自動帶載焊接)技術，封裝外形非常薄。常用于液晶顯示驅動LSI，但多數(shù)為 定制品。 另外，0.5mm 厚的存儲器LSI 簿形封裝正處于開發(fā)階段。在日本，按照EIAJ(日本電子機 械工 業(yè))會標準規(guī)定，將DICP 命名為DTP。

13、DIP

(dual tape carrier package)

同上。日本電子機械工業(yè)會標準對DTCP 的命名(見DTCP)。

14、FP

(flat package)

扁平封裝。表面貼裝型封裝之一。QFP 或SOP(見QFP 和SOP)的別稱。部分半導體廠家采 用此名稱。

15、flip-chip

倒焊芯片。裸芯片封裝技術之一，在LSI 芯片的電極區(qū)制作好金屬凸點，然后把金屬凸點與印刷基板上的電極區(qū)進行壓焊連接。封裝的占有面積基本上與芯片尺寸相同。是所有 封裝技術中體積最小、最薄的一種。但如果基板的熱膨脹系數(shù)與LSI 芯片不同，就會在接合處產(chǎn)生反應，從而影響連接的可靠性。因此必須用樹脂來加固LSI 芯片，并使用熱膨脹系數(shù)基本相同的基板材料。

16、FQFP

(fine pitch quad flat package)

小引腳中心距QFP。通常指引腳中心距小于0.65mm 的QFP(見QFP)。部分導導體廠家采用此名稱。

17、CPAC

(globe top pad array carrier)

美國Motorola 公司對BGA 的別稱(見BGA)。

18、CQFP

(quad fiat package with guard ring)

帶保護環(huán)的四側引腳扁平封裝。塑料QFP 之一，引腳用樹脂保護環(huán)掩蔽，以防止彎曲變 形。在把LSI 組裝在印刷基板上之前，從保護環(huán)處切斷引腳并使其成為海鷗翼狀(L 形狀)。這種封裝 在美國Motorola 公司已批量生產(chǎn)。引腳中心距0.5mm，引腳數(shù)最多為208 左右。

19、H-

(with heat sink)

表示帶散熱器的標記。例如，HSOP 表示帶散熱器的SOP。

20、pin grid array

(surface mount type)

表面貼裝型PGA。通常PGA 為插裝型封裝，引腳長約3.4mm。表面貼裝型PGA 在封裝的 底面有陳列狀的引腳，其長度從1.5mm 到2.0mm。貼裝采用與印刷基板碰焊的方法，因而 也稱 為碰焊PGA。因為引腳中心距只有1.27mm，比插裝型PGA 小一半，所以封裝本體可制作得 不 怎么大，而引腳數(shù)比插裝型多(250～528)，是大規(guī)模邏輯LSI 用的封裝。封裝的基材有 多層陶 瓷基板和玻璃環(huán)氧樹脂印刷基數(shù)。以多層陶瓷基材制作封裝已經(jīng)實用化。

21、JLCC

(J-leaded chip carrier)

J 形引腳芯片載體。指帶窗口CLCC 和帶窗口的陶瓷QFJ的別稱(見CLCC 和QFJ)。部分半導體廠家采用的名稱。

22、LCC

(Leadless chip carrier)

無引腳芯片載體。指陶瓷基板的四個側面只有電極接觸而無引腳的表面貼裝型封裝。是高速和高頻IC 用封裝，也稱為陶瓷QFN 或QFN－C(見QFN)。

23、LGA

(land grid array)

觸點陳列封裝。即在底面制作有陣列狀態(tài)坦電極觸點的封裝。裝配時插入插座即可?，F(xiàn) 已 實用的有227 觸點(1.27mm 中心距)和447 觸點(2.54mm 中心距)的陶瓷LGA，應用于高速 邏輯 LSI 電路。 LGA 與QFP 相比，能夠以比較小的封裝容納更多的輸入輸出引腳。另外，由于引線的阻 抗 小，對于高速LSI 是很適用的。但由于插座制作復雜，成本高，90年代基本上不怎么使用 。預計 今后對其需求會有所增加。

24、LOC

(lead on chip)

芯片上引線封裝。LSI 封裝技術之一，引線框架的前端處于芯片上方的一種結構，芯片的中心附近制作有凸焊點，用引線縫合進行電氣連接。與原來把引線框架布置在芯片側面 附近的 結構相比，在相同大小的封裝中容納的芯片達1mm 左右寬度。

25、LQFP

(low profile quad flat package)

薄型QFP。指封裝本體厚度為1.4mm 的QFP，是日本電子機械工業(yè)會根據(jù)制定的新QFP 外形規(guī)格所用的名稱。

26、L－QUAD

陶瓷QFP 之一。封裝基板用氮化鋁，基導熱率比氧化鋁高7～8 倍，具有較好的散熱性。 封裝的框架用氧化鋁，芯片用灌封法密封，從而抑制了成本。是為邏輯LSI 開發(fā)的一種 封裝，在自然空冷條件下可容許W3的功率。現(xiàn)已開發(fā)出了208 引腳(0.5mm 中心距)和160 引腳 (0.65mm 中心距)的LSI 邏輯用封裝，并于1993 年10 月開始投入批量生產(chǎn)。

27、MCM

(multi-chip module)

多芯片組件。將多塊半導體裸芯片組裝在一塊布線基板上的一種封裝。根據(jù)基板材料可分為MCM－L，MCM－C 和MCM－D 三大類。 MCM－L 是使用通常的玻璃環(huán)氧樹脂多層印刷基板的組件。布線密度不怎么高，成本較低 。 MCM－C 是用厚膜技術形成多層布線，以陶瓷(氧化鋁或玻璃陶瓷)作為基板的組件，與使 用多層陶瓷基板的厚膜混合IC 類似。兩者無明顯差別。布線密度高于MCM－L。

MCM－D 是用薄膜技術形成多層布線，以陶瓷(氧化鋁或氮化鋁)或Si、Al 作為基板的組件。布線密謀在三種組件中是最高的，但成本也高。

28、MFP

(mini flat package)

小形扁平封裝。塑料SOP 或SSOP 的別稱(見SOP 和SSOP)。部分半導體廠家采用的名稱。

29、MQFP

(metric quad flat package)

按照JEDEC(美國聯(lián)合電子設備委員會)標準對QFP 進行的一種分類。指引腳中心距為 0.65mm、本體厚度為3.8mm～2.0mm 的標準QFP(見QFP)。

30、MQUAD

(metal quad)

美國Olin 公司開發(fā)的一種QFP 封裝。基板與封蓋均采用鋁材，用粘合劑密封。在自然空冷條件下可容許2.5W～2.8W 的功率。日本新光電氣工業(yè)公司于1993 年獲得特許開始生產(chǎn) 。

31、MSP

(mini square package)

QFI 的別稱(見QFI)，在開發(fā)初期多稱為MSP。QFI 是日本電子機械工業(yè)會規(guī)定的名稱。

34、OPMAC(over molded pad array carrier)

模壓樹脂密封凸點陳列載體。美國Motorola 公司對模壓樹脂密封BGA 采用的名稱(見 BGA)。

32、P－

(plastic)

表示塑料封裝的記號。如PDIP 表示塑料DIP。

33、PAC

(pad array carrier)

凸點陳列載體，BGA 的別稱(見BGA)。

34、PCLP

(printed circuit board leadless package)

印刷電路板無引線封裝。日本富士通公司對塑料QFN(塑料LCC)采用的名稱(見QFN)。引

腳中心距有0.55mm 和0.4mm 兩種規(guī)格。

35、PFPF

(plastic flat package)

塑料扁平封裝。塑料QFP 的別稱(見QFP)。部分LSI 廠家采用的名稱。

36、PGA

(pin grid array)

陳列引腳封裝。插裝型封裝之一，其底面的垂直引腳呈陳列狀排列。封裝基材基本上都采用多層陶瓷基板。在未專門表示出材料名稱的情況下，多數(shù)為陶瓷PGA，用于高速大規(guī)模 邏輯 LSI 電路。成本較高。引腳中心距通常為2.54mm，引腳數(shù)從64 到447 左右。 了為降低成本，封裝基材可用玻璃環(huán)氧樹脂印刷基板代替。也有64～256 引腳的塑料PG A。 另外，還有一種引腳中心距為1.27mm 的短引腳表面貼裝型PGA(碰焊PGA)。(見表面貼裝 型PGA)。

37、piggy back

馱載封裝。指配有插座的陶瓷封裝，形關與DIP、QFP、QFN 相似。在開發(fā)帶有微機的設 備時用于評價程序確認操作。例如，將EPROM 插入插座進行調試。這種封裝基本上都是 定制 品，市場上不怎么流通。

38、PLCC

(plastic leaded chip carrier)

帶引線的塑料芯片載體。表面貼裝型封裝之一。引腳從封裝的四個側面引出，呈丁字形 ，是塑料制品。美國德克薩斯儀器公司首先在64k 位DRAM 和256kDRAM 中采用，90年代已經(jīng) 普 及用于邏輯LSI、DLD(或程邏輯器件電路。引腳中心距1.27mm，引腳數(shù)從18 到84。 J 形引腳不易變形，比QFP 容易操作，但焊接后的外觀檢查較為困難。 PLCC 與LCC(也稱QFN)相似。以前，兩者的區(qū)別僅在于前者用塑料，后者用陶瓷。但現(xiàn) 在已經(jīng)出現(xiàn)用陶瓷制作的J 形引腳封裝和用塑料制作的無引腳封裝(標記為塑料LCC、PC LP、P －LCC 等)，已經(jīng)無法分辨。為此，日本電子機械工業(yè)會于1988 年決定，把從四側引出 J 形引 腳的封裝稱為QFJ，把在四側帶有電極凸點的封裝稱為QFN(見QFJ 和QFN)。

39、P－LCC

(plastic teadless chip carrier)(plastic leaded chip currier)

有時候是塑料QFJ 的別稱，有時候是QFN(塑料LCC)的別稱(見QFJ 和QFN)。部分

LSI 廠家用PLCC 表示帶引線封裝，用P－LCC 表示無引線封裝，以示區(qū)別。

40、QFH

(quad flat high package)

四側引腳厚體扁平封裝。塑料QFP 的一種，為了防止封裝本體斷裂，QFP 本體制作得 較厚(見QFP)。部分半導體廠家采用的名稱。

41、QFI

(quad flat I-leaded packgac)

四側I 形引腳扁平封裝。表面貼裝型封裝之一。引腳從封裝四個側面引出，向下呈I 字 。 也稱為MSP(見MSP)。貼裝與印刷基板進行碰焊連接。由于引腳無突出部分，貼裝占有面 積小 于QFP。 日立制作所為視頻模擬IC 開發(fā)并使用了這種封裝。此外，日本的Motorola 公司的PLL IC 也采用了此種封裝。引腳中心距1.27mm，引腳數(shù)從18 于68。

42、QFJ

(quad flat J-leaded package)

四側J 形引腳扁平封裝。表面貼裝封裝之一。引腳從封裝四個側面引出，向下呈J字形。是日本電子機械工業(yè)會規(guī)定的名稱。引腳中心距1.27mm。

材料有塑料和陶瓷兩種。塑料QFJ 多數(shù)情況稱為PLCC(見PLCC)，用于微機、門陳列、 DRAM、ASSP、OTP 等電路。引腳數(shù)從18 至84。

陶瓷QFJ 也稱為CLCC、JLCC(見CLCC)。帶窗口的封裝用于紫外線擦除型EPROM 以及帶有EPROM 的微機芯片電路。引腳數(shù)從32 至84。

43、QFN

(quad flat non-leaded package)

四側無引腳扁平封裝。表面貼裝型封裝之一。90年代后期多稱為LCC。QFN 是日本電子機械工業(yè) 會規(guī)定的名稱。封裝四側配置有電極觸點，由于無引腳，貼裝占有面積比QFP 小，高度 比QFP 低。但是，當印刷基板與封裝之間產(chǎn)生應力時，在電極接觸處就不能得到緩解。因此電 極觸點 難于作到QFP 的引腳那樣多，一般從14 到100 左右。 材料有陶瓷和塑料兩種。當有LCC 標記時基本上都是陶瓷QFN。電極觸點中心距1.27mm。

塑料QFN 是以玻璃環(huán)氧樹脂印刷基板基材的一種低成本封裝。電極觸點中心距除1.27mm 外， 還有0.65mm 和0.5mm 兩種。這種封裝也稱為塑料LCC、PCLC、P－LCC 等。

44、QFP

(quad flat package)

四側引腳扁平封裝。表面貼裝型封裝之一，引腳從四個側面引出呈海鷗翼(L)型?；挠?陶 瓷、金屬和塑料三種。從數(shù)量上看，塑料封裝占絕大部分。當沒有特別表示出材料時， 多數(shù)情 況為塑料QFP。塑料QFP 是最普及的多引腳LSI 封裝。不僅用于微處理器，門陳列等數(shù)字 邏輯LSI 電路，而且也用于VTR 信號處理、音響信號處理等模擬LSI 電路。引腳中心距 有1.0mm、0.8mm、 0.65mm、0.5mm、0.4mm、0.3mm 等多種規(guī)格。0.65mm 中心距規(guī)格中最多引腳數(shù)為304。

日本將引腳中心距小于0.65mm 的QFP 稱為QFP(FP)。但2000年后日本電子機械工業(yè)會對QFP 的外形規(guī)格進行了重新評價。在引腳中心距上不加區(qū)別，而是根據(jù)封裝本體厚度分為 QFP(2.0mm～3.6mm 厚)、LQFP(1.4mm 厚)和TQFP(1.0mm 厚)三種。

另外，有的LSI 廠家把引腳中心距為0.5mm 的QFP 專門稱為收縮型QFP 或SQFP、VQFP。 但有的廠家把引腳中心距為0.65mm 及0.4mm 的QFP 也稱為SQFP，至使名稱稍有一些混亂 。 QFP 的缺點是，當引腳中心距小于0.65mm 時，引腳容易彎曲。為了防止引腳變形，現(xiàn)已 出現(xiàn)了幾種改進的QFP 品種。如封裝的四個角帶有樹指緩沖墊的BQFP(見BQFP)；帶樹脂 保護 環(huán)覆蓋引腳前端的GQFP(見GQFP)；在封裝本體里設置測試凸點、放在防止引腳變形的專 用夾 具里就可進行測試的TPQFP(見TPQFP)。 在邏輯LSI 方面，不少開發(fā)品和高可靠品都封裝在多層陶瓷QFP 里。引腳中心距最小為 0.4mm、引腳數(shù)最多為348 的產(chǎn)品也已問世。此外，也有用玻璃密封的陶瓷QFP(見Gerqa d)。

45、QFP

(FP)(QFP fine pitch)

小中心距QFP。日本電子機械工業(yè)會標準所規(guī)定的名稱。指引腳中心距為0.55mm、0.4mm 、 0.3mm 等小于0.65mm 的QFP(見QFP)。

46、QIC

(quad in-line ceramic package)

陶瓷QFP 的別稱。部分半導體廠家采用的名稱(見QFP、Cerquad)。

47、QIP

(quad in-line plastic package)

塑料QFP 的別稱。部分半導體廠家采用的名稱(見QFP)。

48、QTCP

(quad tape carrier package)

四側引腳帶載封裝。TCP 封裝之一，在絕緣帶上形成引腳并從封裝四個側面引出。是利 用 TAB 技術的薄型封裝(見TAB、TCP)。

49、QTP

(quad tape carrier package)

四側引腳帶載封裝。日本電子機械工業(yè)會于1993 年4 月對QTCP 所制定的外形規(guī)格所用 的 名稱(見TCP)。

50、QUIL

(quad in-line)

QUIP 的別稱(見QUIP)。

51、QUIP

(quad in-line package)

四列引腳直插式封裝。引腳從封裝兩個側面引出，每隔一根交錯向下彎曲成四列。引腳 中 心距1.27mm，當插入印刷基板時，插入中心距就變成2.5mm。因此可用于標準印刷線路板。是 比標準DIP 更小的一種封裝。日本電氣公司在臺式計算機和家電產(chǎn)品等的微機芯片中采 用了些 種封裝。材料有陶瓷和塑料兩種。引腳數(shù)64。

52、SDIP

(shrink dual in-line package)

收縮型DIP。插裝型封裝之一，形狀與DIP 相同，但引腳中心距(1.778mm)小于DIP(2.54 mm)，

因而得此稱呼。引腳數(shù)從14 到90。也有稱為SH－DIP 的。材料有陶瓷和塑料兩種。

53、SH－DIP

(shrink dual in-line package)

同SDIP。部分半導體廠家采用的名稱。

54、SIL

(single in-line)

SIP 的別稱(見SIP)。歐洲半導體廠家多采用SIL 這個名稱。

55、SIMM

(single in-line memory module)

單列存貯器組件。只在印刷基板的一個側面附近配有電極的存貯器組件。通常指插入插 座 的組件。標準SIMM 有中心距為2.54mm 的30 電極和中心距為1.27mm 的72 電極兩種規(guī)格 。 在印刷基板的單面或雙面裝有用SOJ 封裝的1 兆位及4 兆位DRAM 的SIMM 已經(jīng)在個人 計算機、工作站等設備中獲得廣泛應用。至少有30～40%的DRAM 都裝配在SIMM 里。

56、SIP

(single in-line package)

單列直插式封裝。引腳從封裝一個側面引出，排列成一條直線。當裝配到印刷基板上時 封 裝呈側立狀。引腳中心距通常為2.54mm，引腳數(shù)從2 至23，多數(shù)為定制產(chǎn)品。封裝的形 狀各 異。也有的把形狀與ZIP 相同的封裝稱為SIP。

57、SK－DIP

(skinny dual in-line package)

DIP 的一種。指寬度為7.62mm、引腳中心距為2.54mm 的窄體DIP。通常統(tǒng)稱為DIP(見 DIP)。

58、SL－DIP

(slim dual in-line package)

DIP 的一種。指寬度為10.16mm，引腳中心距為2.54mm 的窄體DIP。通常統(tǒng)稱為DIP。

59、SMD

(surface mount devices)

表面貼裝器件。偶而，有的半導體廠家把SOP 歸為SMD(見SOP)。

SOP 的別稱。世界上很多半導體廠家都采用此別稱。(見SOP)。

60、SOI

(small out-line I-leaded package)

I 形引腳小外型封裝。表面貼裝型封裝之一。引腳從封裝雙側引出向下呈I 字形，中心 距 1.27mm。貼裝占有面積小于SOP。日立公司在模擬IC(電機驅動用IC)中采用了此封裝。引 腳數(shù) 26。

61、SOIC

(small out-line integrated circuit)

SOP 的別稱(見SOP)。國外有許多半導體廠家采用此名稱。

62、SOJ

(Small Out-Line J-Leaded Package)

J 形引腳小外型封裝。表面貼裝型封裝之一。引腳從封裝兩側引出向下呈J 字形，故此 得名。 通常為塑料制品，多數(shù)用于DRAM 和SRAM 等存儲器LSI 電路，但絕大部分是DRAM。用SO J 封裝的DRAM 器件很多都裝配在SIMM 上。引腳中心距1.27mm，引腳數(shù)從20 至40(見SIMM )。

63、SQL

(Small Out-Line L-leaded package)

按照JEDEC(美國聯(lián)合電子設備工程委員會)標準對SOP 所采用的名稱(見SOP)。

64、SONF

(Small Out-Line Non-Fin)

無散熱片的SOP。與通常的SOP 相同。為了在功率IC 封裝中表示無散熱片的區(qū)別，有意 增添了NF(non-fin)標記。部分半導體廠家采用的名稱(見SOP)。

65、SOP

(small Out-Line package)

小外形封裝。表面貼裝型封裝之一，引腳從封裝兩側引出呈海鷗翼狀(L 字形)。材料有 塑料 和陶瓷兩種。另外也叫SOL 和DFP。

SOP 除了用于存儲器LSI 外，也廣泛用于規(guī)模不太大的ASSP 等電路。在輸入輸出端子不 超過10～40 的領域，SOP 是普及最廣的表面貼裝封裝。引腳中心距1.27mm，引腳數(shù)從8 ～44。

另外，引腳中心距小于1.27mm 的SOP 也稱為SSOP；裝配高度不到1.27mm 的SOP 也稱為 TSOP(見SSOP、TSOP)。還有一種帶有散熱片的SOP。

66、SOW

(Small Outline Package(Wide-Jype))

寬體SOP。部分半導體廠家采用的名稱。

制造

從1930年代開始，元素周期表中的化學元素中的半導體被研究者如貝爾實驗室的William Shockley認為是固態(tài)真空管的最可能的原料。從氧化銅到鍺，再到硅，原料在1940到1950年代被系統(tǒng)的研究。今天，盡管元素周期表的一些III-V價化合物如砷化鎵應用于特殊用途如：發(fā)光二極管，激光，太陽能電池和最高速集成電路，單晶硅成為集成電路主流的基層。創(chuàng)造無缺陷晶體的方法用去了數(shù)十年的時間。

半導體IC制程，包括以下步驟，并重復使用：

黃光(微影)

蝕刻

薄膜

擴散

CMP

使用單晶硅晶圓（或III-V族，如砷化鎵）用作基層。然后使用微影、擴散、CMP等技術制成MOSFET或BJT等組件，然后利用微影、薄膜、和CMP技術制成導線，如此便完成芯片制作。因產(chǎn)品性能需求及成本考量，導線可分為鋁制程和銅制程。

IC 由很多重疊的層組成，每層由圖像技術定義，通常用不同的顏色表示。一些層標明在哪里不同的摻雜劑擴散進基層（成為擴散層），一些定義哪里額外的離子灌輸（灌輸層），一些定義導體（多晶硅或金屬層），一些定義傳導層之間的連接（過孔或接觸層）。所有的組件由這些層的特定組合構成。

在一個自排列（CMOS）過程中，所有門層（多晶硅或金屬）穿過擴散層的地方形成晶體管。

電阻結構，電阻結構的長寬比，結合表面電阻系數(shù)，決定電阻。

電容結構，由于尺寸限制，在IC上只能產(chǎn)生很小的電容。

更為少見的電感結構，可以制作芯片載電感或由回旋器模擬。

因為CMOS設備只引導電流在邏輯門之間轉換，CMOS設備比雙級組件消耗的電流少很多。

隨機存取存儲器（random access memory）是最常見類型的集成電路，所以密度最高的設備是存儲器，但即使是微處理器上也有存儲器。盡管結構非常復雜－幾十年來芯片寬度一直減少－但集成電路的層依然比寬度薄很多。組件層的制作非常像照相過程。雖然可見光譜中的光波不能用來曝光組件層，因為他們太大了。高頻光子（通常是紫外線）被用來創(chuàng)造每層的圖案。因為每個特征都非常小，對于一個正在調試制造過程的過程工程師來說，電子顯微鏡是必要工具。

在使用自動測試設備（ATE）包裝前，每個設備都要進行測試。測試過程稱為晶圓測試或晶圓探通。晶圓被切割成矩形塊，每個被稱為“die”。每個好的die 被焊在“pads”上的鋁線或金線，連接到封裝內，pads通常在die的邊上。封裝之后，設備在晶圓探通中使用的相同或相似的ATE上進行終檢。測試成本可以達到低成本產(chǎn)品的制造成本的25%，但是對于低產(chǎn)出，大型和/或高成本的設備，可以忽略不計。

在2005年，一個制造廠（通常稱為半導體工廠，常簡稱fab，指fabrication facility）建設費用要超過10億美金，因為大部分操作是自動化的。

集成電路發(fā)展趨勢

2001年到2010年這10年間，我國集成電路產(chǎn)量的年均增長率超過25%，集成電路銷售額的年均增長率則達到23%。2010年國內集成電路產(chǎn)量達到640億塊，銷售額超過1430億元，分別是2001年的10倍和8倍。中國集成電路產(chǎn)業(yè)規(guī)模已經(jīng)由2001年不足世界集成電路產(chǎn)業(yè)總規(guī)模的2%提高到2010年的近9%。中國成為過去10年世界集成電路產(chǎn)業(yè)發(fā)展最快的地區(qū)之一。

國內集成電路市場規(guī)模也由2001年的1140億元擴大到2010年的7350億元，擴大了6.5倍。國內集成電路產(chǎn)業(yè)規(guī)模與市場規(guī)模之比始終未超過20%。如扣除集成電路產(chǎn)業(yè)中接受境外委托代工的銷售額，則中國集成電路市場的實際國內自給率還不足10%，國內市場所需的集成電路產(chǎn)品主要依靠進口。近幾年國內集成電路進口規(guī)模迅速擴大，2010年已經(jīng)達到創(chuàng)紀錄的1570億美元，集成電路已連續(xù)兩年超過原油成為國內最大宗的進口商品。與巨大且快速增長的國內市場相比，中國集成電路產(chǎn)業(yè)雖發(fā)展迅速但仍難以滿足內需要求。

當前以移動互聯(lián)網(wǎng)、三網(wǎng)融合、物聯(lián)網(wǎng)、云計算、智能電網(wǎng)、新能源汽車為代表的戰(zhàn)略性新興產(chǎn)業(yè)快速發(fā)展，將成為繼計算機、網(wǎng)絡通信、消費電子之后，推動集成電路產(chǎn)業(yè)發(fā)展的新動力。工信部預計，國內集成電路市場規(guī)模到2015年將達到12000億元。

我國集成電路產(chǎn)業(yè)發(fā)展的生態(tài)環(huán)境亟待優(yōu)化，設計、制造、封裝測試以及專用設備、儀器、材料等產(chǎn)業(yè)鏈上下游協(xié)同性不足，芯片、軟件、整機、系統(tǒng)、應用等各環(huán)節(jié)互動不緊密?！笆濉逼陂g，中國將積極探索集成電路產(chǎn)業(yè)鏈上下游虛擬一體化模式，充分發(fā)揮市場機制作用，強化產(chǎn)業(yè)鏈上下游的合作與協(xié)同，共建價值鏈。培育和完善生態(tài)環(huán)境，加強集成電路產(chǎn)品設計與軟件、整機、系統(tǒng)及服務的有機連接，實現(xiàn)各環(huán)節(jié)企業(yè)的群體躍升，增強電子信息大產(chǎn)業(yè)鏈的整體競爭優(yōu)勢。

集成電路發(fā)展對策建議

1.創(chuàng)新性效率超越傳統(tǒng)的成本性靜態(tài)效率

從理論上講，商務成本屬于成本性的靜態(tài)效率范疇，在產(chǎn)業(yè)發(fā)展的初級階段作用顯著。外部商務成本的上升實際上是產(chǎn)業(yè)升級、創(chuàng)新驅動的外部動力。作為高新技術產(chǎn)業(yè)的上海集成電路產(chǎn)業(yè)，需要積極利用產(chǎn)業(yè)鏈完備、內部結網(wǎng)度較高、與全球生產(chǎn)網(wǎng)絡有機銜接等集群優(yōu)勢，實現(xiàn)企業(yè)之間的互動共生的高科技產(chǎn)業(yè)機體的生態(tài)關系，有效保障并促進產(chǎn)業(yè)創(chuàng)業(yè)、創(chuàng)新的步伐。事實表明，20世紀80年代，雖然硅谷的土地成本要遠高于128公路地區(qū)，但在硅谷建立的半導體公司比美國其他地方的公司開發(fā)新產(chǎn)品的速度快60%，交運產(chǎn)品的速度快40%。具體而言，就是硅谷地區(qū)的硬件和軟件制造商結成了緊密的聯(lián)盟，能最大限度地降低從創(chuàng)意到制造出產(chǎn)品等相關過程的成本，即通過技術密集關聯(lián)為基本的動態(tài)創(chuàng)業(yè)聯(lián)盟，降低了創(chuàng)業(yè)成本，從而彌補了靜態(tài)的商務成本劣勢 。

2.準確的產(chǎn)品與市場定位

許多歸國創(chuàng)業(yè)的設計人才認為，中國的消費者是世界上最好的衣食父母，與歐美發(fā)達國家相比，我們的消費者對新產(chǎn)品充滿好奇，一般不退貨，基本無賠償。這些特點為設計企業(yè)的創(chuàng)業(yè)、創(chuàng)新與發(fā)展提供了良好的市場機遇。企業(yè)要善于去發(fā)現(xiàn)產(chǎn)品應用，尋找市場 。

設計公司擴張主要是受限于人才與產(chǎn)品定位。由于在人才團隊、市場和產(chǎn)品定義方面的不足，初創(chuàng)公司不可能做大項目，不適合于做集聚型大項目?，F(xiàn)有的大多數(shù)設計企業(yè)還是適合于分散型市場，主動去支持系統(tǒng)廠商，提供大量的服務。人力密集型業(yè)務項目不適合歐美公司，更適合我們。例如，在國內市場上，如果一個產(chǎn)品能出貨300萬顆，那么公司就會去做，國外企業(yè)則不可能去做它 。

3.打造國際精英人才的“新故鄉(xiāng)”，充分發(fā)揮海歸人才優(yōu)勢

海歸人才在國外做了很多超前的技術開發(fā)研究，并且在全球一些頂尖公司內有產(chǎn)業(yè)經(jīng)驗，回國后從事很有需求的產(chǎn)品開發(fā)應用，容易成功。集成電路產(chǎn)業(yè)的研發(fā)就怕方向性錯誤與低水平重復，海歸人才知道如何去做才能夠成功 。

“歸國人才團隊 海外工作經(jīng)驗 優(yōu)惠政策扶持 風險投資”式上海集成電路產(chǎn)業(yè)發(fā)展的典型模式，這在張江高科技園區(qū)尤為明顯。然而，由于國際社區(qū)建設滯后、戶籍政策限制、個人所得稅政策缺乏國際競爭力等多方面原因綜合作用，張江仍然沒有成為海外高級人才的安家落戶、長期扎根的開放性、國際性高科技園區(qū)。留學生短期打算、“做做看”的“候鳥”觀望氣氛濃厚，不利于全球高級人才的集聚。要充分發(fā)揮張江所處的區(qū)位優(yōu)勢以及浦東綜合

配套改革試點的政策優(yōu)勢，將單純吸引留學生變?yōu)槲魧W生、國外精英等高層次人才。通過科學城建設以及個人所得稅率的國際化調整、落戶政策的優(yōu)化，發(fā)揮上海“海派文化”傳統(tǒng)，將張江建設成為世界各國人才匯集、安居樂業(yè)的新故鄉(xiāng)，大幅提升張江在高層次人才爭奪中的國際競爭力 。

4.重在積累，克服急功近利

設計業(yè)的復雜度很高，需要強大的穩(wěn)定的團隊、深厚的積累。積累是一個不可逾越的發(fā)展過程。中國集成電路產(chǎn)業(yè)的發(fā)展如同下圍棋，不能只爭一時之短長，要比誰的氣長，而不是誰的空多。

集成電力產(chǎn)業(yè)人才尤其是設計人才供給問題長期以來是輿論界關注的熱點，許多高校在專業(yè)與設置、人才培養(yǎng)方面急功近利，片面追隨所謂社會熱點和學業(yè)對口，導致學生的基本綜合素質和人文科學方面的素養(yǎng)不夠高，知識面過窄。事實上，眾多設計企業(yè)普遍反映，他們招聘人才的標準并非是單純的所謂專業(yè)對口，而是更注重基礎知識和綜合素質，他們普遍反映高校的教育太急功近利了 。

5.促進企業(yè)間合作，促進產(chǎn)業(yè)鏈合作

國內企業(yè)之間的橫向聯(lián)系少，外包剛剛起步，基本上每個設計企業(yè)都有自己的芯片，都在進行全面發(fā)展。這些因素都限制了企業(yè)的快速發(fā)展。要充分運用華南一些企業(yè)為國外做的解決方案，這樣終端客戶就可以直接將公司產(chǎn)品運用到原有解決方案上去。此外，設計企業(yè)要與方案商、通路商、系統(tǒng)廠商形成緊密的戰(zhàn)略合作伙伴關系 。

6.摒棄理想化的產(chǎn)學研模式

產(chǎn)學研一體化一直被各界視為促進高新技術產(chǎn)業(yè)發(fā)展的良方，但實地調研結果暴露出人們在此方面存在著不切實際的幻想。筆者所調研的眾多設計企業(yè)對高校幫助做產(chǎn)品不抱任何指望。公司項目要求的進度快，存在合作的時間問題；高校一般不具備可以使工廠能更有效利用廠房空間，也適用于研發(fā)中心的使用。新開發(fā)的空冷系統(tǒng)減少了對外部設施的依賴，可在任意位置安裝設置，同時繼續(xù)支持符合STC標準的各種T2000模塊，滿足各種測試的需要 。

晶體管發(fā)明并大量生產(chǎn)之后，各式固態(tài)半導體組件如二極管、晶體管等大量使用，取代了真空管在電路中的功能與角色。到了20世紀中后期半導體制造技術進步，使得集成電路成為可能。相對于手工組裝電路使用個別的分立電子組件，集成電路可以把很大數(shù)量的微晶體管集成到一個小芯片，是一個巨大的進步。集成電路的規(guī)模生產(chǎn)能力，可靠性，電路設計的模塊化方法確保了快速采用標準化IC 代替了設計使用離散晶體管。

IC 對于離散晶體管有兩個主要優(yōu)勢：成本和性能。成本低是由于芯片把所有的組件通過照相平版技術，作為一個單位印刷，而不是在一個時間只制作一個晶體管。性能高是由于組件快速開關，消耗更低能量，因為組件很小且彼此靠近。2006年，芯片面積從幾平方毫米到350 mm2，每mm2可以達到一百萬個晶體管。

第一個集成電路雛形是由杰克·基爾比于1958年完成的，其中包括一個雙極性晶體管，三個電阻和一個電容器。

根據(jù)一個芯片上集成的微電子器件的數(shù)量，集成電路可以分為以下幾類：

1.小規(guī)模集成電路

SSI 英文全名為 Small Scale Integration, 邏輯門10個以下 或 晶體管 100個以下。

2.中規(guī)模集成電路

MSI 英文全名為 Medium Scale Integration, 邏輯門11~100個 或 晶體管 101~1k個。

3.大規(guī)模集成電路

LSI 英文全名為 Large Scale Integration, 邏輯門101~1k個 或 晶體管 1,001~10k個。

4.超大規(guī)模集成電路

VLSI 英文全名為 Very large scale integration, 邏輯門1,001~10k個 或 晶體管 10,001~100k個。

5.甚大規(guī)模集成電路

ULSI 英文全名為 Ultra Large Scale Integration, 邏輯門10,001~1M個 或 晶體管 100,001~10M個。

GLSI 英文全名為 Giga Scale Integration, 邏輯門1,000,001個以上 或 晶體管10,000,001個以上。

而根據(jù)處理信號的不同，可以分為模擬集成電路、數(shù)字集成電路、和兼具模擬與數(shù)字的混合信號集成電路。

集成電路集成電路發(fā)展

最先進的集成電路是微處理器或多核處理器的"核心(cores)",可以控制電腦到手機到數(shù)字微波爐的一切。存儲器和ASIC是其他集成電路家族的例子，對于現(xiàn)代信息社會非常重要。雖然設計開發(fā)一個復雜集成電路的成本非常高，但是當分散到通常以百萬計的產(chǎn)品上，每個IC的成本最小化。IC的性能很高，因為小尺寸帶來短路徑，使得低功率邏輯電路可以在快速開關速度應用。

這些年來，IC 持續(xù)向更小的外型尺寸發(fā)展，使得每個芯片可以封裝更多的電路。這樣增加了每單位面積容量，可以降低成本和增加功能－見摩爾定律，集成電路中的晶體管數(shù)量，每兩年增加一倍?？傊?，隨著外形尺寸縮小，幾乎所有的指標改善了－單位成本和開關功率消耗下降，速度提高。但是，集成納米級別設備的IC不是沒有問題，主要是泄漏電流（leakage current）。因此，對于最終用戶的速度和功率消耗增加非常明顯，制造商面臨使用更好幾何學的尖銳挑戰(zhàn)。這個過程和在未來幾年所期望的進步，在半導體國際技術路線圖（ITRS）中有很好的描述。

越來越多的電路以集成芯片的方式出現(xiàn)在設計師手里，使電子電路的開發(fā)趨向于小型化、高速化。越來越多的應用已經(jīng)由復雜的模擬電路轉化為簡單的數(shù)字邏輯集成電路。

集成電路IC的普及

僅僅在其開發(fā)后半個世紀，集成電路變得無處不在，電腦，手機和其他數(shù)字電器成為現(xiàn)代社會結構不可缺少的一部分。這是因為，現(xiàn)代計算，交流，制造和交通系統(tǒng)，包括互聯(lián)網(wǎng)，全都依賴于集成電路的存在。甚至很多學者認為有集成電路帶來的數(shù)字革命是人類歷史中最重要的事件。

集成電路IC的分類

集成電路的分類方法很多，依照電路屬模擬或數(shù)字，可以分為：模擬集成電路、數(shù)字集成電路和混合信號集成電路（模擬和數(shù)字在一個芯片上）。

數(shù)字集成電路可以包含任何東西，在幾平方毫米上有從幾千到百萬的邏輯門，觸發(fā)器，多任務器和其他電路。這些電路的小尺寸使得與板級集成相比，有更高速度，更低功耗并降低了制造成本。這些數(shù)字IC, 以微處理器，數(shù)字信號處理器（DSP）和單片機為代表，工作中使用二進制，處理1和0信號。

模擬集成電路有,例如傳感器，電源控制電路和運放，處理模擬信號。完成放大，濾波，解調，混頻的功能等。通過使用專家所設計、具有良好特性的模擬集成電路，減輕了電路設計師的重擔，不需凡事再由基礎的一個個晶體管處設計起。

IC可以把模擬和數(shù)字電路集成在一個單芯片上，以做出如模擬數(shù)字轉換器（A/D converter）和數(shù)字模擬轉換器（D/A converter）等器件。這種電路提供更小的尺寸和更低的成本，但是對于信號沖突必須小心。

集成電路版圖是集成電路設計中最底層步驟物理設計的成果。物理設計通過布局、布線技術將邏輯綜合的成果轉換成物理版圖文件。

按晶體管的溝道導電類型，可分為P溝MOSIC、N溝MOSIC以及將P溝和N溝MOS晶體管結合成一個電路單元的互補MOSIC，分別稱為PMOS 、NMOS和CMOS集成電路。隨著工藝技術的發(fā)展，CMOS集成電路已成為集成電路的主流，工藝也日趨完善和復雜 ，由P阱或N阱CMOS發(fā)展到雙阱CMOS工藝。80年代又出現(xiàn)了集雙極型電路和互補金 屬-氧化物-半導體（CMOS）電路優(yōu)點的BiCMOS集成電路結構。按柵極材料可分為鉛柵、硅柵、硅化物柵和難熔金屬（如鉬、鎢）柵等MOSIC，柵極尺寸已由微米進入亞微米（0.5～1微米）和強亞微米（0.5微米以下）量級 。此外，還發(fā)展了不同的MOS集成電路結構的MOSIC：如浮柵雪崩注入MOS（FAMOS）結構，用于可擦寫只讀存貯器；擴散自對準MOS（DMOS）結構和V型槽MOS結構等，可滿足高速、高電壓要求。近年來發(fā)展了以藍寶石為絕緣襯底的CMOS結構，具有抗輻照、功耗低和速度快等優(yōu)點。MOSIC廣泛用于計算機、通信、機電儀器、家電自動化、航空航天等領域，可使整機體積縮小、工作速度快、功能復雜、可靠性高、功耗低和成本便宜等。

①制造結構簡單，隔離方便。

②電路尺寸小、功耗低適于高密度集成。

③MOS管為雙向器件，設計靈活性高。

④具有動態(tài)工作獨特的能力。

⑤溫度特性好。其缺點是速度較低、驅動能力較弱。一般認為MOS集成電路功耗低、集成度高，宜用作數(shù)字集成電路；雙極型集成電路則適用作高速數(shù)字和模擬電路。