計(jì)算機(jī)體系結(jié)構(gòu)

《計(jì)算機(jī)體系結(jié)構(gòu)設(shè)計(jì)》全面透徹地講解經(jīng)典計(jì)算機(jī)以及生物、光、量子等非經(jīng)典計(jì)算機(jī)的體系結(jié)構(gòu)設(shè)計(jì)方法，并融入大量新知識(shí)點(diǎn)，技術(shù)底蘊(yùn)深厚。全書共分10 章，清晰闡釋重要概念，詳述計(jì)算機(jī)體系結(jié)構(gòu)的分析、設(shè)計(jì)和計(jì)算方法，注重培養(yǎng)讀者的體系結(jié)構(gòu)思維和創(chuàng)新能力，幫助讀者建立起完整的知識(shí)體系。為方便讀者自我檢測(cè)，并扎實(shí)掌握所學(xué)的知識(shí)點(diǎn)，全書共列出200 多道精選例題和習(xí)題。

《計(jì)算機(jī)體系結(jié)構(gòu)設(shè)計(jì)》層次清晰、圖文并茂、實(shí)例豐富、講述詳細(xì)，可作為高等院校計(jì)算機(jī)相關(guān)專業(yè)的本科生、研究生教材，可作為計(jì)算機(jī)資格考試培訓(xùn)機(jī)構(gòu)用書，也可供計(jì)算機(jī)工程技術(shù)人員參考。

第1章 緒論 1

1.1 計(jì)算機(jī)體系結(jié)構(gòu)的基本概念 1

1.2 計(jì)算機(jī)的發(fā)展簡(jiǎn)史 2

1.2.1 機(jī)械式計(jì)算機(jī)的發(fā)展 2

1.2.2 電子計(jì)算機(jī)硬件結(jié)構(gòu)的發(fā)展 3

1.2.3 微處理器的發(fā)展 7

1.2.4 從模擬計(jì)算機(jī)到數(shù)字計(jì)算機(jī) 8

1.2.5 計(jì)算機(jī)軟件的發(fā)展 9

1.3 計(jì)算機(jī)體系結(jié)構(gòu)的分類 13

1.3.1 馮·諾依曼體系結(jié)構(gòu) 13

1.3.2 哈佛體系結(jié)構(gòu) 14

1.3.3 Flynn計(jì)算機(jī)體系結(jié)構(gòu)的

分類 15

1.3.4 馮澤云分類法 16

1.3.5 計(jì)算機(jī)的語(yǔ)言層次結(jié)構(gòu) 16

1.3.6 計(jì)算機(jī)的總線組織結(jié)構(gòu) 17

1.3.7 計(jì)算機(jī)的軟件系統(tǒng) 19

1.4 計(jì)算機(jī)系統(tǒng)的性能指標(biāo) 19

1.4.1 摩爾定律 19

1.4.2 性能測(cè)試程序 19

1.4.3 基本性能指標(biāo) 20

1.4.4 Amdahl定律 23

1.5 計(jì)算機(jī)的應(yīng)用 24

習(xí)題1 25

第2章 數(shù)的表示與計(jì)算體系 27

2.1 進(jìn)位計(jì)數(shù)制與數(shù)制轉(zhuǎn)換 27

2.1.1 進(jìn)位計(jì)數(shù)制 27

2.1.2 數(shù)制間的轉(zhuǎn)換 30

2.2 無(wú)符號(hào)數(shù)與文字的表示 32

2.2.1 無(wú)符號(hào)數(shù)的表示 32

2.2.2 十進(jìn)制數(shù)串的表示 33

2.2.3 西文字符在計(jì)算機(jī)中的表示 33

2.2.4 中文字符在計(jì)算機(jī)中的表示 34

2.2.5 布爾代數(shù)與布爾邏輯 35

2.3 帶符號(hào)數(shù)的表示 38

2.3.1 機(jī)器數(shù)與真值 38

2.3.2 原碼表示 39

2.3.3 補(bǔ)碼表示 40

2.3.4 反碼表示 41

2.3.5 移碼表示 42

2.4 定點(diǎn)數(shù)與定點(diǎn)運(yùn)算 43

2.4.1 定點(diǎn)表示 43

2.4.2 加法與減法運(yùn)算 43

2.4.3 原碼乘法運(yùn)算 45

2.4.4 原碼除法運(yùn)算 47

2.4.5 補(bǔ)碼乘法運(yùn)算 47

2.4.6 補(bǔ)碼除法運(yùn)算 50

2.4.7 移位運(yùn)算 50

2.4.8 運(yùn)算器的基本結(jié)構(gòu) 52

2.5 浮點(diǎn)數(shù)與浮點(diǎn)運(yùn)算 55

2.5.1 浮點(diǎn)表示 55

2.5.2 IEEE754浮點(diǎn)數(shù)標(biāo)準(zhǔn) 57

2.5.3 浮點(diǎn)加減運(yùn)算 59

2.5.4 浮點(diǎn)乘除運(yùn)算 61

2.5.5 浮點(diǎn)運(yùn)算流水線 62

2.6 BCD碼 63

2.6.1 BCD碼的格式 63

2.6.2 BCD碼加減法 64

2.6.3 BCD碼乘除法 65

2.7 數(shù)據(jù)校驗(yàn)碼 65

2.7.1 碼距與數(shù)據(jù)校驗(yàn)碼 65

2.7.2 奇偶校驗(yàn)碼 66

2.7.3 循環(huán)冗余校驗(yàn)碼 67

2.7.4 海明校驗(yàn)碼 70

2.8 時(shí)序邏輯電路 72

2.8.1 觸發(fā)器 72

2.8.2 寄存器 73

2.8.3 計(jì)數(shù)器 74

2.9 組合邏輯電路 74

2.9.1 三態(tài)電路 74

2.9.2 比較器 74

2.9.3 加法器 75

2.9.4 編碼器 75

2.9.5 譯碼器 76

2.9.6 數(shù)據(jù)選擇器 76

2.9.7 總線 76

2.10 陣列邏輯電路 77

2.10.1 陣列乘法器 77

2.10.2 陣列除法器 79

2.10.3 可編程邏輯陣列(PLA) 79

2.10.4 可編程陣列邏輯(PAL) 80

習(xí)題2 80

第3章 指令系統(tǒng)設(shè)計(jì) 82

3.1 指令類型與功能 82

3.1.1 數(shù)據(jù)傳送指令 84

3.1.2 算術(shù)運(yùn)算指令 85

3.1.3 邏輯運(yùn)算指令 85

3.1.4 算術(shù)移位指令 86

3.1.5 邏輯移位指令 87

3.1.6 堆棧操作指令 88

3.1.7 程序控制指令 88

3.1.8 輸入輸出指令 90

3.1.9 其他指令 91

3.2 數(shù)據(jù)類型 91

3.2.1 數(shù)值數(shù)據(jù)類型 91

3.2.2 字符類型 92

3.2.3 邏輯數(shù)據(jù)類型 92

3.3 尋址方式 92

3.3.1 指令尋址 93

3.3.2 操作數(shù)尋址 94

3.4 指令系統(tǒng)設(shè)計(jì)方法 101

3.4.1 地址結(jié)構(gòu)劃分方法 101

3.4.2 指令系統(tǒng)設(shè)計(jì)的步驟 103

3.4.3 指令的操作碼編碼 103

3.4.4 指令的地址碼編址 105

3.4.5 Huffman優(yōu)化編碼方法 106

3.5 CISC與RISC指令系統(tǒng)設(shè)計(jì) 107

3.5.1 復(fù)雜指令集計(jì)算機(jī)(CISC) 107

3.5.2 精簡(jiǎn)指令集計(jì)算機(jī)(RISC) 108

3.6 80x86/Pentium指令系統(tǒng) 109

3.6.1 80x86指令系統(tǒng)主要特征 109

3.6.2 80x86尋址方式 109

3.6.3 8088/8086 CPU的指令系統(tǒng)分類 111

3.6.4 Pentium指令系統(tǒng) 116

3.6.5 80x86/Pentium常用偽指令 117

3.7 ARM指令系統(tǒng) 118

3.7.1 ARM指令系統(tǒng)主要特征 118

3.7.2 ARM尋址方式 119

3.7.3 ARM指令系統(tǒng)分類 120

3.7.4 Thumb指令及應(yīng)用 121

3.7.5 ARM匯編語(yǔ)言的偽操作 122

3.7.6 ARM匯編語(yǔ)言的程序結(jié)構(gòu) 122

3.8 MIPS指令系統(tǒng)設(shè)計(jì) 123

3.8.1 MIPS概述 123

3.8.2 MIPS指令格式 124

習(xí)題3 127

第4章 中央處理器體系結(jié)構(gòu)設(shè)計(jì) 129

4.1 CPU的基本結(jié)構(gòu) 129

4.2 CPU中的主要寄存器 130

4.2.1 用戶可見寄存器 130

4.2.2 控制和狀態(tài)寄存器 131

4.3 控制器的結(jié)構(gòu) 132

4.3.1 指令執(zhí)行的基本步驟 132

4.3.2 控制器的組成 133

4.3.3 時(shí)序產(chǎn)生器和控制方式 135

4.4 組合邏輯控制器設(shè)計(jì) 138

4.4.1 組合邏輯控制器的設(shè)計(jì)原理 138

4.4.2 方框圖語(yǔ)言與指令流程分析/數(shù)據(jù)通路分析 139

4.4.3 MIPS的單周期設(shè)計(jì)方案 143

4.4.4 MIPS的多周期設(shè)計(jì)方案 146

4.4.5 MIPS控制器的設(shè)計(jì) 148

4.5 微程序控制器設(shè)計(jì) 150

4.5.1 微程序控制器的設(shè)計(jì)原理 150

4.5.2 微程序控制器的組成 152

4.5.3 微程序控制器設(shè)計(jì)步驟 153

4.5.4 微指令的編譯方法 154

4.5.5 微程序的順序控制方式 155

4.5.6 微指令的執(zhí)行方式 158

4.5.7 微指令格式的設(shè)計(jì)方法 159

4.5.8 微程序設(shè)計(jì)技術(shù)的應(yīng)用 161

4.6 流水線工作原理 163

4.6.1 指令的執(zhí)行方式 163

4.6.2 流水線的分類 166

4.6.3 線性流水線的性能 167

4.6.4 流水線的相關(guān)問題 169

4.7 典型的處理器設(shè)計(jì) 170

4.7.1 Intel的Pentium處理器結(jié)構(gòu)與設(shè)計(jì) 170

4.7.2 ARM系列處理器結(jié)構(gòu)與設(shè)計(jì) 171

4.7.3 SUN的SPARC系統(tǒng) 172

4.7.4 多核處理器的結(jié)構(gòu)與設(shè)計(jì) 172

4.7.5 龍芯系列處理器的結(jié)構(gòu)與設(shè)計(jì) 175

習(xí)題4 175

第5章 存儲(chǔ)器體系結(jié)構(gòu)設(shè)計(jì) 178

5.1 存儲(chǔ)器概述 178

5.1.1 存儲(chǔ)器分類 178

5.1.2 存儲(chǔ)器的性能指標(biāo) 180

5.1.3 存儲(chǔ)器的層次體系結(jié)構(gòu) 181

5.2 Cache存儲(chǔ)器 181

5.2.1 Cache的基本結(jié)構(gòu) 181

5.2.2 Cache-主存地址映射 183

5.2.3 Cache替換策略 186

5.3 隨機(jī)存儲(chǔ)器與只讀存儲(chǔ)器 188

5.3.1 隨機(jī)存儲(chǔ)器 188

5.3.2 只讀存儲(chǔ)器ROM 192

5.3.3 并行存儲(chǔ)器 194

5.4 外部存儲(chǔ)器和RAID 198

5.4.1 磁表面存儲(chǔ)器的原理 198

5.4.2 磁盤存儲(chǔ)器 200

5.4.3 磁帶存儲(chǔ)器 203

5.4.4 光盤存儲(chǔ)器 204

5.4.5 固態(tài)盤存儲(chǔ)器 206

5.4.6 RAID 207

5.5 虛擬存儲(chǔ)器技術(shù) 208

5.5.1 程序運(yùn)行的局部性原理 208

5.5.2 請(qǐng)求分頁(yè)式存儲(chǔ)管理方式 209

5.5.3 請(qǐng)求分段存儲(chǔ)管理方式 215

5.5.4 請(qǐng)求段頁(yè)式虛擬存儲(chǔ)器 217

5.5.5 快表與慢表 217

5.5.6 存儲(chǔ)共享與保護(hù) 218

5.6 網(wǎng)絡(luò)存儲(chǔ)與容災(zāi)備份 219

5.6.1 網(wǎng)絡(luò)存儲(chǔ)技術(shù)架構(gòu) 219

5.6.2 備份與容災(zāi) 220

習(xí)題5 221

第6章 I/O系統(tǒng)設(shè)計(jì) 223

6.1 輸入輸出(I/O)系統(tǒng)概述 223

6.1.1 I/O系統(tǒng)需要解決的主要問題 223

6.1.2 I/O接口的結(jié)構(gòu)與功能 224

6.1.3 I/O接口的類型 225

6.1.4 輸入輸出設(shè)備的編址 226

6.2 程序查詢方式 227

6.2.1 程序查詢流程 227

6.2.2 程序查詢方式的接口電路 228

6.3 中斷輸入輸出方式 229

6.3.1 中斷的作用、產(chǎn)生和響應(yīng) 229

6.3.2 中斷處理流程 230

6.3.3 程序中斷設(shè)備接口的組成和工作原理 231

6.4 DMA輸入輸出方式 233

6.4.1 DMA方式的特點(diǎn)與應(yīng)用場(chǎng)合 233

6.4.2 DMA控制器組成 234

6.4.3 DMA的數(shù)據(jù)傳送過程 236

6.5 I/O通道和處理機(jī) 238

6.5.1 通道概述 238

6.5.2 通道的類型 239

6.5.3 通道的組成結(jié)構(gòu) 240

6.5.4 通道工作過程 241

6.5.5 I/O處理機(jī) 242

6.6 總線結(jié)構(gòu) 242

6.6.1 總線的概念和結(jié)構(gòu)形態(tài) 242

6.6.2 總線規(guī)范與性能 243

6.6.3 總線的組成與結(jié)構(gòu) 244

6.6.4 總線的設(shè)計(jì)與仲裁 245

6.6.5 總線的定時(shí)和數(shù)據(jù)傳送模式 248

6.7 外部設(shè)備 249

6.7.1 輸入——鍵盤 249

6.7.2 輸入——鼠標(biāo)、跟蹤球和操作桿輸入 251

6.7.3 輸入——圖像輸入設(shè)備(數(shù)碼相機(jī)、攝像機(jī)和攝像頭) 251

6.7.4 輸入——語(yǔ)音錄入系統(tǒng) 252

6.7.5 輸入——光筆、手寫板、繪圖板 253

6.7.6 輸入——條形碼與二維碼 253

6.7.7 輸入—— OCR技術(shù)和文字輸入系統(tǒng) 255

6.7.8 輸出——顯示技術(shù) 256

6.7.9 輸出——打印機(jī)、繪圖儀 260

6.7.10 輸出——聲音輸出設(shè)備 262

6.7.11 交互式輸入/輸出——觸摸屏 263

6.7.12 交互式輸入/輸出——虛擬現(xiàn)實(shí)VR 264

6.7.13 交互式輸入/輸出——腦波讀取和意念控制 265

6.8 外設(shè)接口 266

6.8.1 ISA/EISA 266

6.8.2 PCI/PCI-E 266

6.8.3 ATA (IDE)/PATA/SATA

接口 267

6.8.4 并行I/O標(biāo)準(zhǔn)接口SCSI和

SAS 267

6.8.5 光纖通道和InfiniBand 268

6.8.6 PCMCIA 268

6.8.7 DVI/HDMI 268

6.8.8 串行通信接口和USB 269

6.8.9 IEEE 1394/Firewire 270

習(xí)題6 271

第7章 并行處理與普適計(jì)算 272

7.1 并行計(jì)算機(jī)系統(tǒng)結(jié)構(gòu) 272

7.1.1 指令級(jí)并行和機(jī)器并行 272

7.1.2 并行計(jì)算機(jī)系統(tǒng)結(jié)構(gòu) 275

7.2 單處理機(jī)系統(tǒng)中的并行機(jī)制 278

7.2.1 超線程和同時(shí)多線程SMT 278

7.2.2 單芯片多核處理器CMP 280

7.2.3 協(xié)處理器 280

7.2.4 超標(biāo)量與超流水線 281

7.3 多處理機(jī)系統(tǒng)的組織結(jié)構(gòu) 283

7.3.1 系統(tǒng)拓?fù)浣Y(jié)構(gòu) 283

7.3.2 多處理機(jī)系統(tǒng)中的存儲(chǔ)器管理 286

7.3.3 多處理機(jī)系統(tǒng)中的通信 287

7.3.4 多處理機(jī)高速緩沖存儲(chǔ)器一致性 289

7.3.5 多處理機(jī)的同步 295

7.3.6 多處理機(jī)實(shí)例 298

7.4 多處理機(jī)操作系統(tǒng)和算法 302

7.4.1 多處理機(jī)操作系統(tǒng) 302

7.4.2 并行處理機(jī)算法 303

7.5 從計(jì)算機(jī)到網(wǎng)絡(luò) 304

7.5.1 計(jì)算機(jī)網(wǎng)絡(luò) 304

7.5.2 物聯(lián)網(wǎng) 305

7.5.3 無(wú)線傳感器網(wǎng)絡(luò) 306

7.5.4 網(wǎng)格計(jì)算 306

7.5.5 云計(jì)算 307

7.6 普適計(jì)算和移動(dòng)計(jì)算 308

7.6.1 普適計(jì)算 308

7.6.2 分布式計(jì)算 309

7.6.3 移動(dòng)計(jì)算和超移動(dòng)計(jì)算 309

7.6.4 迅馳技術(shù) 310

7.6.5 智能手機(jī) 310

7.6.6 筆記本電腦/平板電腦 311

7.6.7 PDA智能終端 311

7.6.8 車載智能終端 312

習(xí)題7 312

第8章 生物計(jì)算機(jī) 314

8.1 生物計(jì)算機(jī)概述 314

8.1.1 生物計(jì)算機(jī)的特點(diǎn) 314

8.1.2 生物計(jì)算機(jī)種類 315

8.2 基因調(diào)控開關(guān)和生物芯片 316

8.2.1 轉(zhuǎn)換開關(guān) 316

8.2.2 Riboswitch 316

8.2.3 雙穩(wěn)態(tài)開關(guān) 316

8.2.4 生物芯片 317

8.3 神經(jīng)(元)計(jì)算機(jī) 318

8.3.1 神經(jīng)(元)計(jì)算機(jī)的概述 318

8.3.2 神經(jīng)網(wǎng)絡(luò)的結(jié)構(gòu)與算法 319

8.3.3 神經(jīng)網(wǎng)絡(luò)的學(xué)習(xí)方式 320

8.4 DNA計(jì)算機(jī) 323

8.4.1 DNA計(jì)算機(jī)概述 323

8.4.2 DNA計(jì)算機(jī)的模型 324

8.4.3 DNA計(jì)算機(jī)的體系結(jié)構(gòu) 325

8.5 細(xì)胞計(jì)算機(jī) 326

8.5.1 細(xì)胞計(jì)算機(jī)概述 326

8.5.2 細(xì)胞自動(dòng)機(jī)的結(jié)構(gòu) 327

8.6 納米機(jī)器人 330

8.6.1 納米機(jī)器人概述 330

8.6.2 納米機(jī)器人結(jié)構(gòu) 331

習(xí)題8 334

第9章 光計(jì)算機(jī) 335

9.1 光計(jì)算機(jī)概述 335

9.2 光計(jì)算機(jī)基本原理 336

9.2.1 數(shù)字光計(jì)算 336

9.2.2 光學(xué)傅里葉變換 337

9.2.3 光學(xué)計(jì)算機(jī)實(shí)現(xiàn) 339

9.3 激光通信 340

9.3.1 激光通信概述 340

9.3.2 激光通信的基本架構(gòu) 341

9.3.3 光發(fā)射機(jī) 342

9.3.4 光纖 343

9.3.5 光接收機(jī) 344

9.3.6 光放大器 345

9.3.7 光纖通信系統(tǒng)的主要性能指標(biāo) 345

9.3.8 FDDI協(xié)議 347

9.3.9 光纖傳輸?shù)牟▌?dòng)理論 347

9.4 光量子計(jì)算機(jī) 348

9.4.1 普朗克黑體輻射理論 348

9.4.2 愛因斯坦光電效應(yīng)方程 349

9.4.3 康普頓散射 350

9.4.4 光的波粒二象性 351

9.4.5 光量子計(jì)算機(jī)的實(shí)現(xiàn) 352

習(xí)題9 353

第10章 量子計(jì)算機(jī) 354

10.1 量子計(jì)算機(jī)概述 354

10.2 量子態(tài)和量子編碼非經(jīng)典特性 355

10.2.1 量子態(tài)的描述——波函數(shù)和量子態(tài)疊加原理 355

10.2.2 量子態(tài)時(shí)間演化和計(jì)算操作 356

10.2.3 量子糾纏現(xiàn)象 356

10.2.4 量子非克隆定理 357

10.3 量子位與量子邏輯門 357

10.3.1 量子位 357

10.3.2 量子邏輯門 359

10.4 量子算法 363

10.4.1 Shor算法 363

10.4.2 Grover算法 365

10.5 量子通信 367

10.6 量子加密 368

10.6.1 量子密鑰分配 368

10.6.2 無(wú)噪信道下的BB84協(xié)議 368

10.6.3 有噪信道下的BB84協(xié)議 369

10.7 量子計(jì)算機(jī)的物理實(shí)現(xiàn) 370

10.7.1 光學(xué)量子計(jì)算機(jī) 370

10.7.2 離子阱量子計(jì)算機(jī) 371

10.7.3 中性原子量子計(jì)算機(jī) 371

10.7.4 超導(dǎo)量子計(jì)算機(jī) 372

10.7.5 腔量子電動(dòng)力學(xué)量子計(jì)算機(jī) 372

10.7.6 量子點(diǎn)體系的量子計(jì)算機(jī) 373

習(xí)題10 373

主要參考文獻(xiàn) 3742100433B

本書是計(jì)算機(jī)硬件的配套實(shí)驗(yàn)教材。書中采用VerilogHDL語(yǔ)言，F(xiàn)PGA平臺(tái)來(lái)完成《數(shù)字電路與數(shù)字邏輯》、《計(jì)算機(jī)組成原理》、《計(jì)算機(jī)體系結(jié)構(gòu)》課程的實(shí)驗(yàn)。全書共分為5章，包括EDA基礎(chǔ)、GW48-CP 實(shí)驗(yàn)系統(tǒng)介紹、數(shù)字邏輯與數(shù)字電路實(shí)驗(yàn)、計(jì)算機(jī)組成原理實(shí)驗(yàn)和計(jì)算機(jī)體系結(jié)構(gòu)試驗(yàn)。最后，附錄中介紹了IcarusVerilog開發(fā)環(huán)境及使用、VerilogHDL語(yǔ)言語(yǔ)法及簡(jiǎn)介、實(shí)驗(yàn)報(bào)告的格式及內(nèi)容、GW48系統(tǒng)萬(wàn)能接插口與結(jié)構(gòu)圖信號(hào)/與芯片引腳對(duì)照表。

書中實(shí)驗(yàn)安排緊扣相關(guān)的知識(shí)點(diǎn)，內(nèi)容全面，有驗(yàn)證性的實(shí)驗(yàn)，也有設(shè)計(jì)性實(shí)驗(yàn)，為學(xué)習(xí)計(jì)算機(jī)系統(tǒng)硬件知識(shí)，提供了實(shí)驗(yàn)驗(yàn)證和設(shè)計(jì)參考。