開漏注意

1. 開漏和開集的原理類似，在許多應(yīng)用中我們利用開集電路代替開漏電路。例如，某輸入Pin要求由開漏電路驅(qū)動(dòng)。則我們常見的驅(qū)動(dòng)方式是利用一個(gè)三極管組成開集電路來驅(qū)動(dòng)它，即方便又節(jié)省成本。如圖3。

2. 上拉電阻R pull-up的阻值決定了邏輯電平轉(zhuǎn)換的沿的速度。阻值越大，速度越低功耗越小。反之亦然。

需要補(bǔ)充的是，開漏和開集都可以作為驅(qū)動(dòng)輸出控制的開關(guān)，但是開漏電路在關(guān)閉輸出的情況下會(huì)耗電，Vcc經(jīng)上拉電阻過漏極到地，上拉電阻大小影響開關(guān)響應(yīng)及驅(qū)動(dòng)能力，如果上拉過小勢(shì)必會(huì)導(dǎo)致在漏極導(dǎo)通的情況下的電力消耗。圖2所示的開集輸出電路，有同樣的耗電問題。不過集電極驅(qū)動(dòng)輸出還有一種接法，可以解決耗電問題，使用PNP的三極管，發(fā)射極接電源，集電極接輸出，基極加一個(gè)電阻接開關(guān)控制。當(dāng)然在有些耗電不是問題的情況下開漏也是一個(gè)好的選擇，很多處理器的i/o口都帶有開漏功能，這樣，就可以節(jié)約一個(gè)三極管。2100433B

1. 利用 外部電路的驅(qū)動(dòng)能力，減少IC內(nèi)部的驅(qū)動(dòng)。當(dāng)IC內(nèi)部MOSFET（MOS管）導(dǎo)通時(shí)，驅(qū)動(dòng)電流是從外部的VCC流經(jīng)R pull-up （上拉電阻），MOSFET到GND。IC內(nèi)部?jī)H需很小的柵極驅(qū)動(dòng)電流。

2. 可以將多個(gè)開漏輸出的Pin，連接到一條線上。形成 “與邏輯” 關(guān)系。當(dāng)PIN_A、PIN_B、PIN_C任意一個(gè)變低后，開漏線上的邏輯就為0了。這也是I2C，SMBus等總線判斷總線占用狀態(tài)的原理。

3. 可以利用改變上拉電源的電壓，改變傳輸電平。如圖2, IC的邏輯電平由電源Vcc1決定，而輸出高電平則由Vcc2決定。這樣我們就可以用低電平邏輯控制輸出高電平邏輯了。

4. 開漏Pin不連接外部的上拉電阻，則只能輸出低電平(因此對(duì)于經(jīng)典的51單片機(jī)的P0口而言，要想做輸入輸出功能必須加外部上拉電阻，否則無法輸出高電平邏輯)。

5. 標(biāo)準(zhǔn)的開漏腳一般只有輸出的能力。添加其它的判斷電路，才能具備雙向輸入、輸出的能力。

開漏電路概念中提到的“漏”就是指MOS FET的漏極。

同理，開集電路中的“集”就是指三極管的集電極。

開漏電路就是指以MOS FET的漏極為輸出的電路。

一般的用法是會(huì)在漏極外部的電路添加上拉電阻。

完整的開漏電路應(yīng)該由開漏器件和開漏上拉電阻組成。

開漏輸出跟集電極開路十分相似，工作原理也是一樣的。不同的是，開漏輸出使用的場(chǎng)效應(yīng)管，使用時(shí)要加上拉電阻而已。

參考：集電極開路輸出(OC)、漏極開路輸出(OD)、推挽輸出

開漏極就是漏極開路，漏極開路是驅(qū)動(dòng)電路的輸出三極管的集電極開路，可以通過外接的上拉電阻提高驅(qū)動(dòng)能力。

特點(diǎn)

組成開漏形式的電路有以下幾個(gè)特點(diǎn)

1. 利用外部電路的驅(qū)動(dòng)能力，減少IC內(nèi)部的驅(qū)動(dòng)。當(dāng)IC內(nèi)部MOSFET導(dǎo)通時(shí)，驅(qū)動(dòng)電流是從外部的VCC流經(jīng)R pull-up ，MOSFET到GND。IC內(nèi)部?jī)H需很小的柵極驅(qū)動(dòng)電流。

2. 可以將多個(gè)開漏輸出的Pin，連接到一條線上。形成“與邏輯”關(guān)系。當(dāng)PIN_A、PIN_B、PIN_C任意一個(gè)變低后，開漏線上的邏輯就為0了。這也是I2C，SMBus等總線判斷總線占用狀態(tài)的原理。

3. 可以利用改變上拉電源的電壓，改變傳輸電平。IC的邏輯電平由電源Vcc1決定，而輸出高電平則由Vcc2決定。這樣我們就可以用低電平邏輯控制輸出高電平邏輯了。

4. 開漏Pin不連接外部的上拉電阻，則只能輸出低電平。

5. 標(biāo)準(zhǔn)的開漏腳一般只有輸出的能力。添加其它的判斷電路，才能具備雙向輸入、輸出的能力。2100433B

開漏輸出，指漏極開路的輸出形式。就像晶體管集電極開路的輸出形式一樣，集電極上沒有接集電極電阻Rc，直接引到芯片外面成為輸出端，需要在芯片外面接上一個(gè)負(fù)載電阻（上拉電阻）才能形成完整的放大（邏輯）電路。這種電路結(jié)構(gòu)方便于組成“線與”邏輯。通常用于數(shù)字電路中的門電路以及模擬電路中的比較器輸出級(jí)。2100433B