可編程邏輯器件概念

這樣就可以由設(shè)計人員自行編程而把一個數(shù)字系統(tǒng)"集成"在一片PLD上，而不必去請芯片制造廠商設(shè)計和制作專用的集成電路芯片了。

PLD與一般數(shù)字芯片不同的是:PLD內(nèi)部的數(shù)字電路可以在出廠后才規(guī)劃決定，有些類型的PLD也允許在規(guī)劃決定后再次進行變更、改變，而一般數(shù)字芯片在出廠前就已經(jīng)決定其內(nèi)部電路，無法在出廠后再次改變，事實上一般的模擬芯片、混訊芯片也都一樣，都是在出廠后就無法再對其內(nèi)部電路進行調(diào)修。

邏輯器件可分為兩大類 - 固定邏輯器件和可編程邏輯器件。 一如其名，固定邏輯器件中的電路是永久性的，它們完成一種或一組功能 - 一旦制造完成，就無法改變。 另一方面，可編程邏輯器件(PLD)是能夠為客戶提供范圍廣泛的多種邏輯能力、特性、速度和電壓特性的標準成品部件 - 而且此類器件可在任何時間改變，從而完成許多種不同的功能。

對于固定邏輯器件，根據(jù)器件復(fù)雜性的不同，從設(shè)計、原型到最終生產(chǎn)所需要的時間可從數(shù)月至一年多不等。 而且，如果器件工作不合適，或者如果應(yīng)用要求發(fā)生了變化，那么就必須開發(fā)全新的設(shè)計。 設(shè)計和驗證固定邏輯的前期工作需要大量的"非重發(fā)性工程成本"，或NRE。 NRE表示在固定邏輯器件最終從芯片制造廠制造出來以前客戶需要投入的所有成本，這些成本包括工程資源、昂貴的軟件設(shè)計工具、用來制造芯片不同金屬層的昂貴光刻掩模組，以及初始原型器件的生產(chǎn)成本。 這些NRE成本可能從數(shù)十萬美元至數(shù)百萬美元。

對于可編程邏輯器件，設(shè)計人員可利用價格低廉的軟件工具快速開發(fā)、仿真和測試其設(shè)計。 然后，可快速將設(shè)計編程到器件中，并立即在實際運行的電路中對設(shè)計進行測試。 原型中使用的PLD器件與正式生產(chǎn)最終設(shè)備(如網(wǎng)絡(luò)路由器、ADSL調(diào)制解調(diào)器、DVD播放器、或汽車導(dǎo)航系統(tǒng))時所使用的PLD完全相同。 這樣就沒有了NRE成本，最終的設(shè)計也比采用定制固定邏輯器件時完成得更快。

?PLD的另一個關(guān)鍵優(yōu)點是在設(shè)計階段中客戶可根據(jù)需要修改電路，直到對設(shè)計工作感到滿意為止。 這是因為PLD基于可重寫的存儲器技術(shù)--要改變設(shè)計，只需要簡單地對器件進行重新編程。 一旦設(shè)計完成，客戶可立即投入生產(chǎn)，只需要利用最終軟件設(shè)計文件簡單地編程所需要數(shù)量的PLD就可以了。

可編程邏輯器件的兩種主要類型是現(xiàn)場可編程門陣列(FPGA)和復(fù)雜可編程邏輯器件(PLD)。 在這兩類可編程邏輯器件中，F(xiàn)PGA提供了最高的邏輯密度、最豐富的特性和最高的性能。 現(xiàn)在最新的FPGA器件，如Xilinx Virtex系列中的部分器件，可提供八百萬"系統(tǒng)門"(相對邏輯密度)。 這些先進的器件還提供諸如內(nèi)建的硬連線處理器(如IBM Power PC)、大容量存儲器、時鐘管理系統(tǒng)等特性，并支持多種最新的超快速器件至器件(device-to-device)信號技術(shù)。 FPGA被應(yīng)用于范圍廣泛的應(yīng)用中，從數(shù)據(jù)處理和存儲，以及到儀器儀表、電信和數(shù)字信號處理等。

與此相比，PLD提供的邏輯資源少得多 - 最高約1萬門。 但是，PLD提供了非常好的可預(yù)測性，因此對于關(guān)鍵的控制應(yīng)用非常理想。 而且如Xilinx CoolRunner系列PLD器件需要的功耗極低。

PLD有可編程只讀存儲器(PROM)、可擦除可編程存儲器(EPROM)、可編程邏輯陣列(簡稱PLA)、可編陣列邏輯(簡稱PAL)和通用陣列邏輯(簡稱GAL)等幾種。它們的結(jié)構(gòu)特點和功能列于表中。

PLA的總體結(jié)構(gòu)與PROM類似，也由與門陣列、或門陣列和輸出緩沖器組成;它的與門陣列是可編程的。在產(chǎn)生同樣的組合邏輯函數(shù)時，使用PLA比使用PROM節(jié)省與門陣列和或門陣列中的單元數(shù)。

有的PAL器件為寄存器輸出結(jié)構(gòu)，所以用PAL不僅能構(gòu)成組合邏輯電路，也能構(gòu)成時序邏輯電路。GAL的輸出宏邏輯單元有不同的工作模式，并允許通過編程選定。這些工作模式包括了PAL的各種輸出結(jié)構(gòu)。GAL更具通用性。PAL和GAL的編程工作比較復(fù)雜，需使用專門的開發(fā)工具(包括編程器和編程語言)進行。這些開發(fā)工具使用起來很方便。

固定邏輯器件和PLD各有自己的優(yōu)點。 例如，固定邏輯設(shè)計經(jīng)常更適合大批量應(yīng)用，因為它們可更為經(jīng)濟地大批量生產(chǎn)。 對有些需要極高性能的應(yīng)用，固定邏輯也可能是最佳的選擇。

然而，可編程邏輯器件提供了一些優(yōu)于固定邏輯器件的重要優(yōu)點，包括:PLD在設(shè)計過程中為客戶提供了更大的靈活性，因為對于PLD來說，設(shè)計反復(fù)只需要簡單地改變編程文件就可以了，而且設(shè)計改變的結(jié)果可立即在工作器件中看到。

PLD不需要漫長的前置時間來制造原型或正式產(chǎn)品 - PLD器件已經(jīng)放在分銷商的貨架上并可隨時付運。 PLD不需要客戶支付高昂的NRE成本和購買昂貴的掩模組- PLD供應(yīng)商在設(shè)計其可編程器件時已經(jīng)支付了這些成本，并且可通過PLD產(chǎn)品線延續(xù)多年的生命期來分攤這些成本。

PLD允許客戶在需要時僅訂購所需要的數(shù)量，從而使客戶可控制庫存。 采用固定邏輯器件的客戶經(jīng)常會面臨需要廢棄的過量庫存，而當對其產(chǎn)品的需求高漲時，他們又可能為器件供貨不足所苦，并且不得不面對生產(chǎn)延遲的現(xiàn)實。

PLD甚至在設(shè)備付運到客戶那兒以后還可以重新編程。 事實上，由于有了可編程邏輯器件，一些設(shè)備制造商至今正在嘗試為已經(jīng)安裝在現(xiàn)場的產(chǎn)品增加新功能或者進行升級。 要實現(xiàn)這一點，只需要通過因特網(wǎng)將新的編程文件上載到PLD就可以在系統(tǒng)中創(chuàng)建出新的硬件邏輯。

過去幾年時間里，可編程邏輯供應(yīng)商取得了巨大的技術(shù)進步，以致至今PLD被眾多設(shè)計人員視為是邏輯解決方案的當然之選。 能夠?qū)崿F(xiàn)這一點的重要原因之一是象Xilinx這樣的PLD供應(yīng)商是"無晶圓制造廠"企業(yè)，并不直接擁有芯片制造工廠，Xilinx將芯片制造工作外包給IBM Microelectronics 和 UMC這樣的主要業(yè)務(wù)就是制造芯片的合作伙伴。 這一策略使Xilinx可以集中精力設(shè)計新產(chǎn)品結(jié)構(gòu)、軟件工具和IP核心，同時還可以利用最先進的半導(dǎo)體制造工藝技術(shù)。 先進的工藝技術(shù)在一系列關(guān)鍵領(lǐng)域為PLD提供了幫助:更快的性能、集成更多功能、降低功耗和成本等。 至今Xilinx采用先進的0.13um 低K銅金屬工藝生產(chǎn)可編程邏輯器件，這也是業(yè)界最好的工藝之一。

僅僅數(shù)年前，最大規(guī)模的FPGA器件也僅僅為數(shù)萬系統(tǒng)門，工作在40 MHz。 過去的FPGA也相對較貴，當時最先進的FPGA器件大約要150美元。 然而，今天具有最先進特性的FPGA可提供百萬門的邏輯容量、工作在300 MHz，成本低至不到10美元，并且還提供了更高水平的集成特性，如處理器和存儲器。

同樣重要的是，PLD至今有越來越多的知識產(chǎn)權(quán)(IP)核心庫的支持 - 用戶可利用這些預(yù)定義和預(yù)測試的軟件模塊在PLD內(nèi)迅速實現(xiàn)系統(tǒng)功能。 IP核心包括從復(fù)雜數(shù)字信號處理算法和存儲器控制器直到總線接口和成熟的軟件微處理器在內(nèi)的一切。 此類IP核心為客戶節(jié)約了大量時間和費用 - 否則，用戶可能需要數(shù)月的時間才能實現(xiàn)這些功能，而且還會進一步延遲產(chǎn)品推向市場的時間。

目錄

出版說明

前言

項目1八位全加器設(shè)計

1?1項目描述

1?1?1項目要求

1?1?2項目能力目標

1?2項目分析

1?2?1項目設(shè)計分析

1?2?2項目實施分析

1?3項目實施

1?3?1任務(wù)1原理圖設(shè)計輸入

1?3?2任務(wù)2項目編譯與仿真

1?3?3任務(wù)3器件的編程與配置

1?4項目評價

1?5項目練習(xí)

1?5?1填空題

1?5?2單項選擇題

1?5?3簡答題

1?5?4操作題

項目23?8譯碼器設(shè)計

2?1項目描述

2?1?1項目要求

2?1?2項目能力目標

2?2項目分析

2?2?13?8譯碼器電路工作原理分析

2?2?2項目實施分析

2?3項目實施

2?3?1任務(wù)1VHDL語言程序

輸入與編譯

2?3?2任務(wù)2電路仿真及

功能下載

2?4項目評價

2?5項目練習(xí)

2?5?1填空題

2?5?2簡答題

2?5?3綜合題

項目3八位數(shù)字頻率計設(shè)計

3?1項目描述

3?1?1項目要求

3?1?2項目能力目標

3?2項目分析

3?2?1項目設(shè)計分析

3?2?2項目實施分析

3?3項目實施

3?3?1任務(wù)1混合設(shè)計輸入

3?3?2任務(wù)2項目編譯與器件的

編程配置

3?4項目評價

3?5項目練習(xí)

3?5?1簡答題

3?5?2操作題

項目4數(shù)字鐘系統(tǒng)綜合設(shè)計

4?1項目描述

4?1?1項目要求

4?1?2項目能力目標

4?2項目分析

4?2?1項目設(shè)計分析

4?2?2項目實施分析

4?3項目實施

4?3?1任務(wù)1混合設(shè)計輸入

4?3?2任務(wù)2項目編譯與器件的

編程配置

4?4項目評價

4?5項目練習(xí)

4?5?1簡答題

4?5?2操作題

項目5交通燈控制器設(shè)計

5?1項目描述

5?1?1項目要求

5?1?2項目能力目標

5?2項目分析

5?2?1項目設(shè)計分析

5?2?2項目實施分析

5?3項目實施

5?3?1任務(wù)1文本設(shè)計輸入

5?3?2任務(wù)2項目編譯與器件的

編程配置

5?4項目評價

5?5項目練習(xí)

5?5?1簡答題

5?5?2操作題

項目6正弦信號發(fā)生器設(shè)計

6?1項目描述

6?1?1項目要求

6?1?2項目能力目標

6?2項目分析

6?2?1項目設(shè)計分析

6?2?2項目實施分析

6?3項目實施