邏輯電平地線

地線是在電系統(tǒng)或電子設(shè)備中，接大地、接外殼或接參考電位為零的導(dǎo)線。一般電器上，地線接在外殼上，以防電器因內(nèi)部絕緣破壞外殼帶電而引起的觸電事故。地線是接地裝置的簡稱。地線又分為工作接地和安全性接地。為防止人們在使用家電及辦公等電子設(shè)備時發(fā)生觸電事故而采取的保護(hù)接地，就是一種安全性接地護(hù)線。

邏輯電平是指一種可以產(chǎn)生信號的狀態(tài)，通常由信號與地線之間的電位差來體現(xiàn)。邏輯電平的浮動范圍由邏輯家族中不同器件的特性所決定。

要了解邏輯電平的內(nèi)容，首先要知道以下幾個概念的含義：

1.輸入高電平（V_ih）：保證邏輯門的輸入為高電平時所允許的最小輸入高電平，當(dāng)輸入電平高于Vih時，則認(rèn)為輸入電平為高電平。

2.輸入低電平（V_il）：保證邏輯門的輸入為低電平時所允許的最大輸入低電平，當(dāng)輸入電平低于Vil時，則認(rèn)為輸入電平為低電平。

3.輸出高電平（V_oh）：保證邏輯門的輸出為高電平時的輸出電平的最小值，邏輯門的輸出為高電平時的電平值都必須大于此V_oh。

4：輸出低電平（V_ol）：保證邏輯門的輸出為低電平時的輸出電平的最大值，邏輯門的輸出為低電平時的電平值都必須小于此V_ol。

5.閾值電平(V_t)：數(shù)字電路芯片都存在一個閾值電平，就是電路剛剛勉強(qiáng)能翻轉(zhuǎn)動作時的電平。它是一個界于V_il、V_ih之間的電壓值，對于CMOS電路的閾值電平，基本上是二分之一的電源電壓值，但要保證穩(wěn)定的輸出，則必須要求輸入高電平> V_ih，輸入低電平 il。

對于一般的邏輯電平，V _ih，V _il，V _oh,V _ol以及V _t的關(guān)系可表示如下：

V _oh> V _ih > V _t > V _il > V _ol。

6.I _oh：邏輯門輸出為高電平時的負(fù)載電流（為拉電流）。

7.I _ol：邏輯門輸出為低電平時的負(fù)載電流（為灌電流）。

8.I _ih：邏輯門輸入為高電平時的電流（為灌電流）。

9.I _il：邏輯門輸入為低電平時的電流（為拉電流）。

門電路輸出極在集成單元內(nèi)不接負(fù)載電阻而直接引出作為輸出端，這種形式的門稱為開路門。開路的TTL、CMOS、ECL門分別稱為集電極開路（OC）、漏極開路（OD）、發(fā)射極開路（OE），使用時應(yīng)審查是否接上拉電阻（OC、OD門）或下拉電阻（OE門），以及電阻阻值是否合適。對于集電極開路（OC）門，其上拉電阻阻值R _L應(yīng)滿足下面條件：

（1）： R _L < （V _CC－V _oh）/（n*I _oh m*I _ih）

（2）：R _L > （V _CC－V _ol）/（I _ol m*I _il）

其中n：線與的開路門數(shù)；m：被驅(qū)動的輸入端數(shù)。

邏輯電平電勢差

電壓（英語：Voltage，electric tension或electric pressure），也稱作 電勢差（electrical potential difference），是衡量單位電荷在靜電場中由于電勢不同所產(chǎn)生的能量差的物理量。此概念與水位高低所造成的“水壓”相似。需要指出的是，“電壓”一詞一般只用于電路當(dāng)中，“電動勢”和“電位差”則普遍應(yīng)用于一切電現(xiàn)象當(dāng)中。

電壓的國際單位是伏特（ V）。1伏特等于對每1庫侖的電荷做了1焦耳的功，即

邏輯門是在集成電路上的基本組件。簡單的邏輯門可由晶體管組成。這些晶體管的組合可以使代表兩種信號的高低電平在通過它們之后產(chǎn)生高電平或者低電平的信號。高、低電平可以分別代表邏輯上的“真”與“假”或二進(jìn)制當(dāng)中的1和0，從而實(shí)現(xiàn)邏輯運(yùn)算。常見的邏輯門包括“與”閘，“或”閘，“非”閘，“異或”閘（也稱：互斥或）等等。

邏輯門是組成數(shù)字系統(tǒng)的基本結(jié)構(gòu)，通常組合使用實(shí)現(xiàn)更為復(fù)雜的邏輯運(yùn)算。一些廠商通過邏輯門的組合生產(chǎn)一些實(shí)用、小型、集成的產(chǎn)品，例如可編程邏輯器件等。

低電平輸入

低電平（Vil）：保證邏輯門的輸入為低電平時所允許的最大輸入低電平，當(dāng)輸入電平低于Vil時，則認(rèn)為輸入電平為低電平。

低電平輸出

低電平（Vol）：保證邏輯門的輸出為低電平時的輸出電平的最大值，邏輯門的輸出為低電平時的電平值都必須小于此Vol。