邏輯門電路或門

1、TTL電路的電源均采用+5V，使用時(shí)，不能將電源與地顛倒接錯(cuò)，也不能接高于5.5V的電源。否則會(huì)損壞器件。2、電路的輸入端不能直接與高于+5.5V或低于-0.5V的低內(nèi)阻電源連接，因?yàn)榈蛢?nèi)阻電源供給較大電流而燒壞器件。

3、輸出端不允許與電源或地短接，必須通過電阻與電源連接，以提高輸出電平。

4、插入或拔出集成電路時(shí)，務(wù)必切斷電源，否則會(huì)因電源沖擊而造成永久損壞。

5、多余輸入端不允許懸空。接地電阻的阻值要求R≤=500。

TTL、CMOS接口電路所謂"接口電路"，就是用于不同類型邏輯門電路之間或邏輯門電路與外部電路之間，使二者有效連接，正常工作的中間電路。常用數(shù)字集成電路技術(shù)參數(shù)比較如下表:

1、CMOS電

路驅(qū)動(dòng)TTL電路:用CMOS電路去驅(qū)動(dòng)TTL電路時(shí)，需要解決的問題是CMOS電路不能提供足夠大的驅(qū)動(dòng)電流。CMOS電路允許的最大灌電流一般只有0.4mA左右，而TTL電路的輸入短路電流Iis約為1.4mA。

2、TTL電路驅(qū)動(dòng)CMOS電路:CMOS電路的電源電壓范圍寬(3V~18V)，往往高于TTL電路的+5V電源，因此，用TTL電路去驅(qū)動(dòng)CMOS電路時(shí)，必須將TTL的輸出高電平值升高。通過接口電路可達(dá)此目的。如右圖所示。3、TTL和CMOS門電路驅(qū)動(dòng)其他負(fù)載:在許多場(chǎng)合，往往需要用TTL或CMOS電路去驅(qū)動(dòng)指示燈、LED(發(fā)光二極管)或其他顯示器、光電耦合器、繼電器、可控硅等不同的負(fù)載。

利用CC4011"與非門"設(shè)計(jì)制作"搶答器":搶答器有多個(gè)輸入端和一個(gè)復(fù)位端，當(dāng)某一搶答輸入端有搶答信號(hào)，則顯示這一路的搶答成功。搶答成功后，使后面的搶答信號(hào)不能進(jìn)入搶答器，一直到復(fù)位控制信號(hào)有效，才能解除封鎖，進(jìn)行下一次搶答，如右圖所示。輸入控制電路由U3A~U3D四個(gè)與非門組成。利用"與非"門設(shè)計(jì)制作燈頭"聲光控節(jié)能開關(guān)":聲光控節(jié)能開關(guān)白天或光線較強(qiáng)的場(chǎng)合即使有較大的聲響，也能控制燈泡不亮，晚上或光線較暗時(shí)，遇到聲響(比如腳步聲、說話聲等)后，燈自動(dòng)點(diǎn)亮，經(jīng)過設(shè)定的時(shí)間后自動(dòng)熄滅。適用于樓梯，走廊等只需短時(shí)間照明的地方。

1、存放CMOS集成電路時(shí)要屏蔽，一般放在金屬容器中，或用導(dǎo)電材料將引腳短路，不要放在易產(chǎn)生靜電高壓的化工材料或化纖織物中。

2、焊接CMOS電路時(shí)，一般用20W內(nèi)熱式電烙鐵，而且烙鐵要有良好的接地線;也可以用電烙鐵斷電后的余熱快速焊接;禁止在電路通電情況下焊接。

3、為了防止輸入端保護(hù)二極管反向擊穿，輸入電壓必須處在VDD和Vss之間，即Vdd≥VI≥Vss。

4、測(cè)試CMOS電路時(shí)，如果信號(hào)電源和電路供電采用2組電源，則在開機(jī)時(shí)應(yīng)先接通電路供電電源，后開信號(hào)電源。關(guān)機(jī)時(shí)，應(yīng)先關(guān)信號(hào)電源，后關(guān)電路供電電源，即在CMOS電路本身沒有接通供電電源的情況下，不允許輸入端的信號(hào)輸入。

5、多余輸入端絕對(duì)不能懸空，否則容易接受外界干擾，破壞了正常的邏輯關(guān)系，甚至損壞。對(duì)于與門、與非門的多余輸入端應(yīng)接Vdd或高電平或與使用的輸入端并聯(lián)。對(duì)于或門、或非門多余的輸入端應(yīng)接地或低電平或與使用的輸入端并聯(lián)。

6、必須在其他元器件在印制電路板上安裝就緒后，再裝CMOS電路，避免CMOS電路輸入端懸空。CMOS電路從印制電路板上拔出時(shí)，務(wù)必先切斷印制板上的電源。

7、輸入端連線較長(zhǎng)時(shí)，由于分布電容和分布電感的影響，容易構(gòu)成LC振蕩或損壞保護(hù)二極管，必須在輸入端串聯(lián)1個(gè)10~20ΚΩ的電阻R。

8、防止CMOS電路輸入端噪聲干擾的方法是:在前一級(jí)和CMOS電路之間接入施密特觸發(fā)器整形電路，或加入濾波電容濾掉噪聲。

CMOS門電路

由單極型MOS管構(gòu)成的門電路稱為Mos門電路。MOS電路具有制造工藝簡(jiǎn)單、功耗低、集成度高、電源電壓使用范圍寬、抗干擾能力強(qiáng)等優(yōu)點(diǎn)，特別適用于大規(guī)模集成電路。MOS門電路按所用MOS管的不同可分為三種類型:第一種是由PMOS管構(gòu)成的PMOS門電路，其工作速度較低;第二種是由NMOS管構(gòu)成的NMOS門電路，工作速度比PMOS電路要高，但比不上TTL電路;第三種是由PMOS管和NMOS管兩種管子共同組成的互補(bǔ)型電路，稱為CMOS電路，CMOS電路的優(yōu)點(diǎn)突出，其靜態(tài)功耗極低，抗干擾能力強(qiáng)，工作穩(wěn)定可靠且開關(guān)速度也大大高于NMOS和PMOS電路，故得到了廣泛應(yīng)用。

MOS管主要參數(shù)

1、開啟電壓VT

·開啟電壓(又稱閾值電壓):使得源極S和漏極D之間開始形成導(dǎo)電溝道所需的柵極電壓;

·標(biāo)準(zhǔn)的N溝道MOS管，VT約為3~6V;

·通過工藝上的改進(jìn)，可以使MOS管的VT值降到2~3V。

2、直流輸入電阻RGS

·即在柵源極之間加的電壓與柵極電流之比

·這一特性有時(shí)以流過柵極的柵流表示

·MOS管的RGS可以很容易地超過1010Ω。

3、漏源擊穿電壓BVDS

·在VGS=0(增強(qiáng)型)的條件下，在增加漏源電壓過程中使ID開始劇增時(shí)的VDS稱為漏源擊穿電壓BVDS

·ID劇增的原因有下列兩個(gè)方面:(1)漏極附近耗盡層的雪崩擊穿，(2)漏源極間的穿通擊穿。

·有些MOS管中，其溝道長(zhǎng)度較短，不斷增加VDS會(huì)使漏區(qū)的耗盡層一直擴(kuò)展到源區(qū)，使溝道長(zhǎng)度為零，即產(chǎn)生漏源間的穿通，穿通后，源區(qū)中的多數(shù)載流子，將直接受耗盡層電場(chǎng)的吸引，到達(dá)漏區(qū)，產(chǎn)生大的ID4、柵源擊穿電壓BVGS

·在增加?xùn)旁措妷哼^程中，使柵極電流IG由零開始劇增時(shí)的VGS，稱為柵源擊穿電壓BVGS。

5、低頻跨導(dǎo)gm

·在VDS為某一固定數(shù)值的條件下，漏極電流的微變量和引起這個(gè)變化的柵源電壓微變量之比稱為跨導(dǎo)

·gm反映了柵源電壓對(duì)漏極電流的控制能力

·是表征MOS管放大能力的一個(gè)重要參數(shù)

·一般在十分之幾至幾mA/V的范圍內(nèi)

6、導(dǎo)通電阻RON

·導(dǎo)通電阻RON說明了VDS對(duì)ID的影響，是漏極特性某一點(diǎn)切線的斜率的倒數(shù)

·在飽和區(qū)，ID幾乎不隨VDS改變，RON的數(shù)值很大，一般在幾十千歐到幾百千歐之間

·由于在數(shù)字電路中，MOS管導(dǎo)通時(shí)經(jīng)常工作在VDS=0的狀態(tài)下，所以這時(shí)的導(dǎo)通電阻RON可用原點(diǎn)的RON來近似

·對(duì)一般的MOS管而言，RON的數(shù)值在幾百歐以內(nèi)

7、極間電容

·三個(gè)電極之間都存在著極間電容:柵源電容CGS、柵漏電容CGD和漏源電容CDS

·CGS和CGD約為1~3pF

·CDS約在0.1~1pF之間

8、低頻噪聲系數(shù)NF

·噪聲是由管子內(nèi)部載流子運(yùn)動(dòng)的不規(guī)則性所引起的

·由于它的存在，就使一個(gè)放大器即便在沒有信號(hào)輸人時(shí)，在輸出端也出現(xiàn)不規(guī)則的電壓或電流變化

·噪聲性能的大小通常用噪聲系數(shù)NF來表示，它的單位為分貝(dB)

·這個(gè)數(shù)值越小，代表管子所產(chǎn)生的噪聲越小

·低頻噪聲系數(shù)是在低頻范圍內(nèi)測(cè)出的噪聲系數(shù)

·場(chǎng)效應(yīng)管的噪聲系數(shù)約為幾個(gè)分貝，它比雙極性三極管的要小

CMOS反相器

CMOS邏輯門電路是在TTL電路問世之后，所開發(fā)出的第二種廣泛應(yīng)用的數(shù)字集成器件，從發(fā)展趨勢(shì)來看，由于制造工藝的改進(jìn)，CMOS電路的性能有可能超越TTL而成為占主導(dǎo)地位的邏輯器件。CMOS電路的工作速度可與TTL相比較，而它的功耗和抗干擾能力則遠(yuǎn)優(yōu)于TTL。此外，幾乎所有的超大規(guī)模存儲(chǔ)器件，以及PLD器件都采用CMOS 藝制造，且費(fèi)用較低。早期生產(chǎn)的CMOS門電路為4000系列，隨后發(fā)展為4000B系列。當(dāng)前與TTL兼容的CMO器件如74HCT系列等可與TTL器件交換使用。MOSFET有P溝道和N溝道兩種，每種中又有耗盡型和增強(qiáng)型兩類。由N溝道和P溝道兩種MOSFET組成的電路稱為互補(bǔ)MOS或CMOS電路。CMOS反相器電路，由兩只增強(qiáng)型MOSFET組成，其中一個(gè)為N溝道結(jié)構(gòu)，另一個(gè)為P溝道結(jié)構(gòu)。為了電路能正常工作，要求電源電壓VDD大于兩個(gè)管子的開啟電壓的絕對(duì)值之和，即VDD>(VTN+|VTP|)。

CMOS門電路

1、與非門電路:包括兩個(gè)串聯(lián)的N溝道增強(qiáng)型MOS管和兩個(gè)并聯(lián)的P溝道增強(qiáng)型MOS管。每個(gè)輸入端連到一個(gè)N溝道和一個(gè)P溝道MOS管的柵極。當(dāng)輸入端A、B中只要有一個(gè)為低電平時(shí)，就會(huì)使與它相連的NMOS管截止，與它相連的PMOS管導(dǎo)通，輸出為高電平;僅當(dāng)A、B全為高電平時(shí)，才會(huì)使兩個(gè)串聯(lián)的NMOS管都導(dǎo)通，使兩個(gè)并聯(lián)的PMOS管都截止，輸出為低電平。因此，這種電路具有與非的邏輯 功能，即n個(gè)輸入端的與非門必須有n個(gè)NMOS管串聯(lián)和n個(gè)PMOS管并聯(lián)。

2.或非門電路:包括兩個(gè)并聯(lián)的N溝道增強(qiáng)型MOS管和兩個(gè)串聯(lián)的P溝道增強(qiáng)型MOS管。當(dāng)輸入端A、B中只要有一個(gè)為高電平時(shí)，就會(huì)使與它相連的NMOS管導(dǎo)通，與它相連的PMOS管截止，輸出為低電平;僅當(dāng)A、B全為低電平時(shí)，兩個(gè)并聯(lián)NMOS管都截止，兩個(gè)串聯(lián)的PMOS管都導(dǎo)通，輸出為高電平。因此，這種電路具有或非的邏輯功能，其邏輯表達(dá)式為。顯然，n個(gè)輸入端的或非門必須有n個(gè)NMOS管并聯(lián)和n個(gè)PMOS管并聯(lián)。比較CMOS與非門和或非門可知，與非門的工作管是彼此串聯(lián)的，其輸出電壓隨管子個(gè)數(shù)的增加而增加;或非門則相反，工作管彼此并聯(lián)，對(duì)輸出電壓不致有明顯的影響。因而或非門用得較多。

3、異或門電路:它由一級(jí)或非門和一級(jí)與或非門組成?；蚍情T的輸出。而與或非門的輸出L即為輸入A、B的異或如在異或門的后面增加一級(jí)反相器就構(gòu)成異或非門，由于具有的功能，因而稱為同或門。

CMOS傳輸門

MOSFET的輸出特性在原點(diǎn)附近呈線性對(duì)稱關(guān)系，因而它們常用作模擬開關(guān)。模擬開關(guān)廣泛地用于取樣--保持電路、斬波電路、模數(shù)和數(shù)模轉(zhuǎn)換電路等。下面著重介紹CMOS傳輸門。所謂傳輸門(TG)就是一種傳輸模擬信號(hào)的模擬開關(guān)。CMOS傳輸門由一個(gè)P溝道和一個(gè)N溝道增強(qiáng)型MOSFET并聯(lián)而成，如上圖所示。TP和TN是結(jié)構(gòu)對(duì)稱的器件，它們的漏極和源極是可互換的。設(shè)它們的開啟電壓|VT|=2V且輸入模擬信號(hào)的變化范圍為-5V到+5V。為使襯底與漏源極之間的PN結(jié)任何時(shí)刻都不致正偏，故TP的襯底接+5V電壓，而TN的襯底接-5V電壓。兩管的柵極由互補(bǔ)的信號(hào)電壓(+5V和-5V)來控制，分別用C和表示。傳輸門的工作情況如下:當(dāng)C端接低電壓-5V時(shí)TN的柵壓即為-5V，vI取-5V到+5V范圍內(nèi)的任意值時(shí)，TN均不導(dǎo)通。同時(shí)、TP的柵壓為+5V，TP亦不導(dǎo)通?？梢?，當(dāng)C端接低電壓時(shí)，開關(guān)是斷開的。為使開關(guān)接通，可將C端接高電壓+5V。此時(shí)TN的柵壓為+5V，vI在-5V到+3V的范圍內(nèi)，TN導(dǎo)通。同時(shí)TP的棚壓為-5V，vI在-3V到+5V的范圍內(nèi)TP將導(dǎo)通。由上分析可知，當(dāng)vI<-3V時(shí)，僅有TN導(dǎo)通，而當(dāng)vI>+3V時(shí)，僅有TP導(dǎo)通當(dāng)vI在-3V到+3V的范圍內(nèi)，TN和TP兩管均導(dǎo)通。進(jìn)一步分析還可看到，一管導(dǎo)通的程度愈深，另一管的導(dǎo)通程度則相應(yīng)地減小。換句話說，當(dāng)一管的導(dǎo)通電阻減小，則另一管的導(dǎo)通電阻就增加。由于兩管系并聯(lián)運(yùn)行，可近似地認(rèn)為開關(guān)的導(dǎo)通電阻近似為一常數(shù)。這是CMOS傳輸門的優(yōu)點(diǎn)。在正常工作時(shí)，模擬開關(guān)的導(dǎo)通電阻值約為數(shù)百歐，當(dāng)它與輸入阻抗為兆歐級(jí)的運(yùn)放串接時(shí)?？梢院雎圆挥?jì)。CMOS傳輸門除了作為傳輸模擬信號(hào)的開關(guān)之外，也可作為各種邏輯電路的基本單元電路。

電源電壓有兩個(gè)電壓:額定電源電壓和極限電源電壓，額定電源電壓指正常工作時(shí)電源電壓的允許大小:TTL電路為5V±5%(54系列5V±10%);CMOS電路為3~15V(4000B系列3~18V)。極 限工作電源電壓指超過該電源電壓器件將永久損壞。TTL電路為7V;4000系列CMOS電路為18V。

輸入高電平電壓應(yīng)大于VIHmin而小于電源電壓;輸入低電平電壓應(yīng)大于0V而小于VILmax。輸入電壓小于0V或大于電源電壓將有可能損壞邏輯電路。

除OC門和三態(tài)門外普通門電路輸出不能并接，否則可能燒壞器件;門電路的輸出帶同類門的個(gè)數(shù)不得超過扇出系數(shù)，否則可能造成狀態(tài)不穩(wěn)定;在速度高時(shí)帶負(fù)載數(shù)盡可能少;門電路輸出接普通負(fù)載時(shí)，其輸出電流就小于IOLmax和IOHmax。4、工作及運(yùn)輸環(huán)境問題:溫度、濕度、靜電會(huì)影響器件的正常工作。74系列TTL可工作在0~70℃而54系列為-40~125℃，這就是通常的軍品工作溫度和民品工作溫度的區(qū)別;在工作時(shí)應(yīng)注意靜電對(duì)器件的影響，一般通過下面方法克服其影響:在運(yùn)輸時(shí)采用防靜電包裝;使用時(shí)保證設(shè)備接地良好;測(cè)試器件是應(yīng)先開機(jī)再加信號(hào)、關(guān)機(jī)時(shí)先斷開信號(hào)后關(guān)電源。

1 數(shù)字邏輯概論

1.1 數(shù)字電路與數(shù)字信號(hào)

1.2 數(shù)制

1.3 二進(jìn)制數(shù)的算術(shù)運(yùn)算

1.4 二進(jìn)制代碼

1.5 邏輯函數(shù)及其表示方法

2 邏輯代數(shù)與硬件描述語(yǔ)言基礎(chǔ)

2.1 邏輯代數(shù)

2.2 邏輯函數(shù)的卡諾圖化簡(jiǎn)法

3 邏輯門電路

3.1 MOS邏輯門電路

3.2 TTL邏輯門電路

3.3 射極耦合邏輯門電路

3.4 砷化鎵邏輯門電路

3.5 邏輯描述中的幾個(gè)問題

3.6 邏輯門電路使用中的幾個(gè)實(shí)際問題

4 組合邏輯電路

4.1 組合邏輯電路的分析

4.2 組合邏輯電路的設(shè)計(jì)

4.3 組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)

4.4 若干典型的組合邏輯集成電路

4.5 組合可編程邏輯器件

5 鎖存器和觸發(fā)器

5.2 鎖存器

5.3 觸發(fā)器的電路結(jié)構(gòu)和工作原理

5.4 觸發(fā)器的邏輯功能

6 時(shí)序邏輯電路

6.1 時(shí)序邏輯電路的基本概念

6.2 同步時(shí)序邏輯電路的分析

6.3 同步時(shí)序邏輯電路的設(shè)計(jì)

6.4 異步時(shí)序邏輯電路的分析

6.5 若干典型的時(shí)序邏輯集成電路

6.6 時(shí)序可編程邏輯器件

7 存儲(chǔ)器、復(fù)雜可編程器件和現(xiàn)場(chǎng)可編程門陣列

7.1 只讀存儲(chǔ)器

7.2 隨機(jī)存取存儲(chǔ)器

7.3 復(fù)雜可編程邏輯器件

7.4 現(xiàn)場(chǎng)可編程門陣列

8 脈沖波形的變換與產(chǎn)生

8.1 單穩(wěn)態(tài)觸發(fā)器

8.2 施密特觸發(fā)器

8.3 多諧振蕩器

8.4 555定時(shí)器及其應(yīng)用

9 數(shù)模與模數(shù)轉(zhuǎn)換器

9.1 D/A轉(zhuǎn)換器

9.2 A/D轉(zhuǎn)換器

10 數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ)

10.2 算法狀態(tài)機(jī)

10.3 寄存器傳輸語(yǔ)言

10.4 用可編程邏輯器件實(shí)現(xiàn)數(shù)字系統(tǒng)

11 Verilog HDL題解

2.3 硬件描述語(yǔ)言Verilog HDL基礎(chǔ)

3.7 用Verilog HDL描述邏輯門電路

4.6 用Verilog HDL描述組合邏輯電路

5.5 用Verilog HDL描述鎖存器和觸發(fā)器

6.6 用Verilog HDL描述時(shí)序邏輯電路

7.5 用EDA技術(shù)和可編程器件的設(shè)計(jì)例題