鉗位二極管

在分析鉗位二極管時(shí)，鉗位二極管其中的一端所接的電位必須是恒壓的，即假設(shè)該端的電位不會(huì)發(fā)生變化，作為參考電位端。而另一端則為被鉗端，該端的電位是會(huì)發(fā)生改變的，是需要進(jìn)行限制的端。通過(guò)二極管的鉗位作用將被鉗端的電位強(qiáng)制拉向參考端，這就稱之為鉗位。

鉗位與穩(wěn)壓的區(qū)別：鉗位是將某點(diǎn)的電位進(jìn)行限制，使其不大于或者不小于參考端的值，該點(diǎn)的電位是可變的，是利用二極管的正向?qū)ㄌ匦詠?lái)進(jìn)行鉗位。穩(wěn)壓是將某點(diǎn)的電位穩(wěn)定在某個(gè)恒定的值，電位不可改變，是利用二極管的反向擊穿特性來(lái)進(jìn)行穩(wěn)壓。

在圖1中，若忽略二極管正向?qū)▔航?，則可認(rèn)為Pin點(diǎn)電位范圍被限制在[GND,VDD]。

假設(shè)二極管D1和D2的正向?qū)▔航刀际莡D，反向擊穿電壓大于VDD uD，Pin點(diǎn)的電位記作Upin，則：

1. ①當(dāng)Pin點(diǎn)的電位Upin ≥ (VDD uD)時(shí)，此時(shí)D1會(huì)導(dǎo)通而將Pin點(diǎn)的電位限制在VDD uD，D2截止；②當(dāng)Pin點(diǎn)的電位在范圍(GND-uD) < Upin < (VDD uD)時(shí)，D1截止，D2截止；③當(dāng)Pin點(diǎn)的電位Upin ≤ (GND-uD)時(shí)，D1截止，D2會(huì)導(dǎo)通而將Pin點(diǎn)的電位限制在GND-uD。

2. 綜上所述，Pin點(diǎn)的電位范圍會(huì)被限制在(GND-uD) ≤ Upin ≤ (VDD uD)。若VDD=5V、GND=0V、uD=0.7V，則Pin點(diǎn)電位范圍被限制在 -0.7V ≤ Upin ≤ 5.7V；若忽略D1和D2的正向?qū)▔航?，則可認(rèn)為Pin點(diǎn)電位范圍被限制為 0V ≤ Upin ≤ 5V。

圖1為中點(diǎn)鉗位三電平逆變器的拓?fù)浣Y(jié)構(gòu)。

該拓?fù)浣Y(jié)構(gòu)包括兩個(gè)串聯(lián)的電容C₁，C₂，兩電容之間的點(diǎn)稱為中點(diǎn)Z，因此中點(diǎn)鉗位型逆變器也被稱作二極管鉗位逆變器；每一相包含四組IGBT/Diode（絕緣柵門極晶閘管/二極管）T_x1、T_x2、T_x3和T_x4；兩個(gè)鉗位二極管D_x5和D_x6（x=a，b，和c）。

根據(jù)拓?fù)浣Y(jié)構(gòu)可以看出來(lái)，中點(diǎn)鉗位三電平逆變器的一個(gè)很重要的問(wèn)題就是：中點(diǎn)電壓平衡問(wèn)題。理想的情況下，直流電容C₁，C₂的電壓均為E（E為直流電壓源V_dc的1/2），但是流過(guò)中點(diǎn)Z的電流對(duì)電容充電或者放電，加之電容保持電壓的能力有限，會(huì)導(dǎo)致電容C₁，C₂的電壓發(fā)生變化。工況惡劣時(shí)，會(huì)導(dǎo)致上下兩電容電壓差過(guò)大，輸出電壓電流波形畸變，甚至損壞功率半導(dǎo)體器件 。

推挽電路使用兩個(gè)參數(shù)相同的三極管或MOSFET，以推挽方式存在于電路中。電路工作時(shí)，兩只對(duì)稱的開關(guān)管每次只有一個(gè)導(dǎo)通，所以導(dǎo)通損耗小、效率高。輸出既可以向負(fù)載灌電流，也可以從負(fù)載抽取電流。推拉式輸出級(jí)既提高電路的負(fù)載能力，又提高開關(guān)速度。

推挽輸出常見的是圖騰柱輸出。

“圖騰柱輸出”常用于數(shù)字電路（如TTL）中。由于TTL與非門使用兩個(gè)垂直堆砌的同類型晶體管，中間用一個(gè)鉗位二極管隔開，與圖騰柱的結(jié)構(gòu)相類似，因此其輸出級(jí)被稱為圖騰柱輸出。

開漏形式的電路有以下幾個(gè)特點(diǎn)：

1. 利用外部電路的驅(qū)動(dòng)能力，減少IC內(nèi)部的驅(qū)動(dòng)。當(dāng)IC內(nèi)部MOSFET導(dǎo)通時(shí)，驅(qū)動(dòng)電流是從外部的VCC流經(jīng)R pull-up ，MOSFET到GND。IC內(nèi)部?jī)H需很小的柵極驅(qū)動(dòng)電流。

2. 一般來(lái)說(shuō)，開漏是用來(lái)連接不同電平的器件，匹配電平用的，因?yàn)殚_漏引腳不連接外部的上拉電阻時(shí)，只能輸出低電平，如果需要同時(shí)具備輸出高電平的功能，則需要接上拉電阻，很好的一個(gè)優(yōu)點(diǎn)是通過(guò)改變上拉電源的電壓，便可以改變傳輸電平。比如加上上拉電阻就可以提供TTL/CMOS電平輸出等。（上拉電阻的阻值決定了邏輯電平轉(zhuǎn)換的沿的速度 。阻值越大，速度越低功耗越小，所以負(fù)載電阻的選擇要兼顧功耗和速度。）

3. OPEN-DRAIN提供了靈活的輸出方式，但是也有其弱點(diǎn)，就是帶來(lái)上升沿的延時(shí)。因?yàn)樯仙厥峭ㄟ^(guò)外接上拉無(wú)源電阻對(duì)負(fù)載充電，所以當(dāng)電阻選擇小時(shí)延時(shí)就小，但功耗大；反之延時(shí)大功耗小。所以如果對(duì)延時(shí)有要求，則建議用下降沿輸出。

4. 可以將多個(gè)開漏輸出的Pin，連接到一條線上。通過(guò)一只上拉電阻，在不增加任何器件的情況下，形成“與邏輯”關(guān)系。這也是I2C，SMBus等總線判斷總線占用狀態(tài)的原理。補(bǔ)充：什么是“線與”？：

在一個(gè)結(jié)點(diǎn)(線)上， 連接一個(gè)上拉電阻到電源 VCC 或 VDD 和 n 個(gè) NPN 或 NMOS 晶體管的集電極 C 或漏極 D， 這些晶體管的發(fā)射極 E 或源極 S 都接到地線上， 只要有一個(gè)晶體管飽和， 這個(gè)結(jié)點(diǎn)(線)就被拉到地線電平上. 因?yàn)檫@些晶體管的基極注入電流(NPN)或柵極加上高電平(NMOS)，晶體管就會(huì)飽和， 所以這些基極或柵極對(duì)這個(gè)結(jié)點(diǎn)(線)的關(guān)系是或非 NOR 邏輯. 如果這個(gè)結(jié)點(diǎn)后面加一個(gè)反相器， 就是或 OR 邏輯.

其實(shí)可以簡(jiǎn)單的理解為：在所有引腳連在一起時(shí)，外接一上拉電阻，如果有一個(gè)引腳輸出為邏輯0，相當(dāng)于接地，與之并聯(lián)的回路“相當(dāng)于被一根導(dǎo)線短路”，所以外電路邏輯電平便為0，只有都為高電平時(shí)，與的結(jié)果才為邏輯1。