雙穩(wěn)態(tài)電路

雙穩(wěn)態(tài)電路具有記憶一位二值信號的功能，常用來構成寄存器、計數器、分頻器等邏輯部件，在數字系統(tǒng)和各類電子設備中得到廣泛應用。

由兩個或非門組成，有兩個輸入端和兩個輸出端

圖 1 是用分立元件構成雙穩(wěn)態(tài)電路的基本形式，圖 2 是電路中各點電壓波形。

晶體管 PNP 型 V1 、 V2 是二個反相器。交叉耦合構成雙穩(wěn)態(tài)電路，每個反相器的輸出端通過電阻分別耦合到另一個反相器的輸入端。由于反相器的輸入和輸出信號是反相的，很容易形成二個穩(wěn)定狀態(tài)： V1 截止 V2 導通。這是一個穩(wěn)定狀態(tài)；反之， V1 導通， V2 截止，這又是一個穩(wěn)定狀態(tài)； Rc1 、 Rc2 是 V1 、 V2 的負載電阻， Rk1 、 Rk2 是二個晶體管級間耦合電阻。為了保證晶體管快速截止，用 RB1 、 RB2 及電源 EB 為各個晶體管的基極提供反偏置。兩管集電極的 A 點和 B 點是兩個輸出端，這種電路一般是對稱的，即 Rc1=Rc2,RB2=RB2 ，兩管參數亦應相同。

圖 3 是用集成電路與非門構成的雙穩(wěn)態(tài)電路 ( 又稱 R-S 觸發(fā)器 ) 。它是由與非門 1 、門 2 交叉耦合組成。它有兩個穩(wěn)定狀態(tài)：一個是門 1 導通、門 2 截止，輸出端 Q=0 ，ō =1 ；另一個穩(wěn)定狀態(tài)是門 1 截止、門 2 導通，輸出端 Q=1 ，ō =0 。如果不考慮輸入觸發(fā)信號的作用，當門 1 導通，門 2 截止時， Q 端的低電平反饋到門 2 的輸入端，保證門 2 的截止，同時ō端的高電平又反饋到門 1 的輸入端，保證門 1 的導通，因而這一穩(wěn)定狀態(tài)得以保持??；同理，門 1 截止，門 2 導通，亦能保持住這一穩(wěn)定狀態(tài)。

假如門 1 導通，門 2 截止，在 S 端施如一負脈沖，門 1 從導通變?yōu)榻刂梗?Q 端從 O 變成 1 ，這個高電平加到門 2 的輸入端，使門 2 從截止變?yōu)閷ǎ?Q 端從高電平變?yōu)榈碗娖?，又反饋到門 1 的輸入端。即使撤除外加的觸發(fā)脈沖，電路也將保持門 1 截止、門 2 導通的穩(wěn)定狀態(tài)。同理。當門 l 截止、門 2 導通時，從 R 端外加一觸發(fā)脈沖，則成了門 1 導通、門 2 截止的另一穩(wěn)定狀態(tài)。

圖 4 是用 D 觸發(fā)器構成的雙穩(wěn)態(tài)電路。 D 觸發(fā)器有兩個互補的輸出端 Q 與 Q ，可構成兩個穩(wěn)定狀態(tài)：當 Q=1 時，ō =0 ，反之當 Q=0 時，ō =1 。圖中將ō端與數據端口相連，即構成一雙穩(wěn)態(tài)電路。假定此時 D 觸發(fā)器 Q=0 ，ō =1 ，從觸發(fā)端 CL 輸入一正脈沖，觸發(fā)器將 D 端高電平送入觸發(fā)器，觸發(fā)器翻轉， Q 端變?yōu)?1 、 Q 端變?yōu)?0 。如果撤去外加觸發(fā)信號，電路就保持在 Q=1 ， Q=0 的穩(wěn)定狀態(tài)。如果再在 CL 端輸入一正脈沖信號，將 D 端低電平送入觸發(fā)器， Q 為 0 ， Q 為 1 ，電路保持在這一穩(wěn)定狀態(tài)。從圖中可知，此時的觸發(fā)器構成的雙穩(wěn)態(tài)電路的翻轉與置位端 S 、復位端 R 無關。

圖 5 是用 D 觸發(fā)器構成的另一種雙穩(wěn)態(tài)路。 S 是置位端，在 S 端加一正電壓，使 D 觸發(fā)器置位， Q=1 ， Q=0 ； R 是復位端，在 R 端加一正電壓， D 觸發(fā)器復位， Q=0 ， Q=1 。所以，分別在 S 端、 R 端外加一正電壓后 ( 注意，外加電壓一旦產生作用，須立即撤除 ) ，電路從一種穩(wěn)定狀態(tài)翻轉到另一種穩(wěn)定狀態(tài)。該雙穩(wěn)定電路與觸發(fā)端 CL 、數據端 D 無關。

圖 6 是用十進制計數/脈沖分配器 CD4017 構成的雙穩(wěn)態(tài)電路。電路通電后， VDD 經 C 、 R 微分后產生一尖峰正脈沖作用于復位端 R ，迫使 IC 復位， Yo=1 ， Y1=0 ，這是第一種穩(wěn)定狀態(tài)；若在觸發(fā)端 CL 外加一正脈沖， IC 翻轉 Yo=0,Y1=l 。這是第二種穩(wěn)定狀態(tài)，即使撤去正脈沖，電路仍保持此狀態(tài)。在 CL 端再外加一正脈沖， IC 又翻轉 Y1=0 ， Y2=1 ， Y2 端的高電平經二極管 D 反饋至 R 端、 IC 復位， Yo=1 ． Y1=0 ，電路恢復到第一種穩(wěn)定狀態(tài)。

圖 7 是用集成運算放大器 F007 構成的雙穩(wěn)態(tài)電路。當無觸發(fā)脈沖時，輸出由于 D1 、 D2 及正反饋作用，保持在高電平，處于穩(wěn)定狀態(tài)。如果輸入一正觸發(fā)脈沖，則輸出電壓由高電平，下降到低電平，由于正反鎖與 D2 的作用，自保在低電平上，處于另一穩(wěn)態(tài)。加一負觸發(fā)脈沖．由于正反饋與 D1 作用，電路又處于高電平保持狀態(tài)。電阻 R2 用來確定觸發(fā)電平。該圖中輸出的高低電平值，由二極管的管壓降而定。