時序電路設(shè)計

鐘控時序邏輯電路的設(shè)計從一組規(guī)格說明書開始，繼而得到邏輯圖或一系列布爾函數(shù)，再從中生成邏輯圖。時序電路和組合電路的不同之處在于，組合電路定義完全由真值表定義，而時序邏輯電路需要用狀態(tài)表定義。所以，時序電路設(shè)計的第一步就是得到狀態(tài)，或和狀態(tài)具有相同信息表達能力的其它邏輯表示形式，如狀態(tài)圖等。

同步時序電路是由觸發(fā)器和組合門組成的。電路設(shè)計包括選擇觸發(fā)器和設(shè)計組合邏輯結(jié)構(gòu)，保證這個組合邏輯結(jié)構(gòu)和觸發(fā)器組成的電路可以實現(xiàn)狀態(tài)規(guī)格說明書中的預期目標。所需觸發(fā)器的最小個數(shù)是由電路狀態(tài)的個數(shù)決定的；n個觸發(fā)器可以表示2^n個二進制狀態(tài)。組合電路是通過計算觸發(fā)器的輸入方程和輸出方程從狀態(tài)表中得到的。實際上，一旦觸發(fā)器的類型和數(shù)量確定或，設(shè)計步驟就由對一個時序電路的設(shè)計轉(zhuǎn)換為一個組合電路的設(shè)計。用這種方法，就可以使用組合電路設(shè)計技術(shù)。

時序電路的行為是由輸入、輸出和電路當前狀態(tài)決定的。輸出和下一狀態(tài)是輸入和當前狀態(tài)的函數(shù)。通過對時序電路進行分析，可以得到關(guān)于輸入、輸出和狀態(tài)三者的時序的一個合理描述。

如果一個電路包含這樣的觸發(fā)器，該觸發(fā)器的時鐘輸入是直接驅(qū)動或者有一個時鐘信號間接驅(qū)動的，同時這個電路在正常執(zhí)行時不需加載直接置位和間接置位，那么我們就稱這個電路為同步時序電路。觸發(fā)器可以是任何類型的，邏輯圖可以包括也可以不包括組合邏輯。

時序電路輸入方程

時序電路的邏輯圖通常包括觸發(fā)器和組合門。我們所使用地觸發(fā)器類型和組合電路的一系列布爾函數(shù)為我們提供了繪制時序電路邏輯圖所需要的全部信息。在組合邏輯電路中，觸發(fā)器輸入信號的產(chǎn)生，可以用一系列的布爾函數(shù)描述，我們稱這些布爾函數(shù)為觸發(fā)器的輸入方程（flip-flop input equation)。在這里，我們同樣將采用傳統(tǒng)的表示方法，使用觸發(fā)器的輸入符號作為觸發(fā)器輸入方程中的變量，使用觸發(fā)器的輸出符號作為變量下標。在組合電路中，觸發(fā)器的輸入方程是一系列 布爾表達式，下表變量是組合電路的輸出符號。因為在電路中觸發(fā)器的輸出端始終與輸入端相連，所以命名為“觸發(fā)器的輸入方程”。

觸發(fā)器輸入方程為指定時序電路的邏輯圖提供了一種間接的代數(shù)表達方法。這些方程的字母符號隱含了所用的觸發(fā)器的類型，同時完全確定了驅(qū)動觸發(fā)器的組合邏輯電路。時間變量在觸發(fā)器輸入方程中沒有指明，但是已經(jīng)暗含在觸發(fā)器C輸入端的時鐘之中。

時序電路狀態(tài)表

時序電路的輸入、輸出和觸發(fā)器的狀態(tài)之間的函數(shù)關(guān)系可以用狀態(tài)表(state table)列舉出來。狀態(tài)表包括四個部分，分別標記為當前狀態(tài)(present state)、輸入(input)、下一狀態(tài)(next state)和輸出(output)。當前狀態(tài)表示觸發(fā)器A和B在任意給定時刻t的狀態(tài)。輸入部分表示在每個可能的當前狀態(tài)下的輸入X值。注意，對于每種可能的輸入組合，每個當前狀態(tài)都不斷重復出現(xiàn)。下一狀態(tài)表示觸發(fā)器在一個時鐘周期后的狀態(tài)，即t 1時刻的狀態(tài)。輸出部分表示t時刻在給定的當前狀態(tài)和輸入組合下輸出Y值。

由此推導出的狀態(tài)表包括了所有可能的當前狀態(tài)和輸入信號的二進制組合。

時序電路狀態(tài)圖

狀態(tài)表中的有用信息可以通過狀態(tài)圖以圖形化的方式表現(xiàn)出來。在狀態(tài)圖中，狀態(tài)用圓圈表示，狀態(tài)之間的轉(zhuǎn)換用連接這些圓圈的有向線段表示。狀態(tài)圖是通過狀態(tài)表直接得到的，與狀態(tài)表提供了相同的信息。每個圓圈內(nèi)的二進制數(shù)值定義了觸發(fā)器的一個狀態(tài)。在米粒型電路中，狀態(tài)轉(zhuǎn)換的有向線段上都標記了兩個二進制數(shù)值，它們之間用斜線隔開，斜線前面的數(shù)值表示當前狀態(tài)的輸入，斜線后面的數(shù)值表示當前狀態(tài)和給定輸入下的輸出。一個連接到自身圓圈的有向線段意味著沒有發(fā)生狀態(tài)轉(zhuǎn)換。穆爾型電路在狀態(tài)轉(zhuǎn)換的有向線段上沒有斜線，取而代之的是，輸出是在圓圈中狀態(tài)值下的斜線下表示出來的。在狀態(tài)圖中，每個狀態(tài)的轉(zhuǎn)換有兩個輸入條件，用都點分開。當有兩個輸入變量時，每個狀態(tài)可能要有四個有向線段從響應的狀態(tài)圖中發(fā)出，這要依賴于狀態(tài)的數(shù)量和每個輸入組合的下一個狀態(tài)。

除了表示方式不同，狀態(tài)表和狀態(tài)圖是沒有區(qū)別的。狀態(tài)表易于從給定的邏輯圖和輸入方程中得出，而狀態(tài)圖可以直接從狀態(tài)表中得出。狀態(tài)圖給出了狀態(tài)的圖形化表示，更便于我們理解電路的操作過程。

雖然組合邏輯電路能夠很好地處理像加、減等這樣的操作，但是要單獨使用組合邏輯電路，使操作按照一定的順序執(zhí)行，需要串聯(lián)起許多組合邏輯電路，而要通過硬件實現(xiàn)這種電路代價是很大的，并且靈活性也很差。為了實現(xiàn)一種有效而且靈活的操作序列，我們需要構(gòu)造一種能夠存儲各種操作之間的信息的電路，我們稱這種電路為時序電路。

組合電路和存儲元件互聯(lián)后組成了時序電路。存儲元件是能夠存儲二進制信息的電路。存儲元件在某一時刻存儲的二進制信息定義為該時刻存儲元件的狀態(tài)。時序電路通過其輸入端從周圍接受二進制信息。時序電路的輸入以及存儲元件的當前狀態(tài)共同決定了時序電路輸出的二進制數(shù)據(jù)，同時它們也確定了存儲元件的下一個狀態(tài)。時序電路的輸出不僅僅是輸入的函數(shù)，而且也是存儲元件的當前狀態(tài)的函數(shù)。存儲元件的下一個狀態(tài)也是輸入以及當前狀態(tài)的函數(shù)。因此，時序電路可以由輸入、內(nèi)部狀態(tài)和輸出構(gòu)成的時間序列完全確定。

邏輯設(shè)計領(lǐng)域主要有兩種類型的時序電路，它們分類的標準取決于我們觀察到的輸入信息的時機和內(nèi)部狀態(tài)改變的時機。同步時序電路 （synchronous sequential circuit）的行為可以根據(jù)其在離散的時間點上的信號信息來定義。而 異步時序電路（asynchronous sequential circuit)的行為則取決于任意時刻的輸入信號以及輸入信號在連續(xù)的時間內(nèi)變化的順序。

時序電路的特點是：輸出不僅取決于當時的輸入值，而且還與電路過去的狀態(tài)有關(guān)。它類似于含儲能元件的電感或電容的電路，如觸發(fā)器、鎖存器、計數(shù)器、移位寄存器、存儲器等電路都是時序電路的典型器件，時序邏輯電路的狀態(tài)是由存儲電路來記憶和表示的。

下面提到的時序電路的設(shè)計步驟與組合電路類似，但還需要一些額外的步驟。

1．規(guī)格說明書：如果沒有，先寫出電路的規(guī)格說明書。

2．系統(tǒng)描述：從問題的陳述中得出狀態(tài)圖或狀態(tài)表。

3．狀態(tài)賦值：如果通過步驟1中只能得到狀態(tài)圖，則在從狀態(tài)圖中得到狀態(tài)表。并未狀態(tài)表中的每個狀態(tài)賦二進制代碼。

4．得到觸發(fā)器的輸入方程：選擇一種或多種類型的觸發(fā)器，通過已經(jīng)編碼的狀態(tài)表中的下一狀態(tài)得到觸發(fā)器的狀態(tài)方程。

5．得到輸出方程：通過狀態(tài)表中的輸出信號欄得到輸出方程。

6．優(yōu)化：優(yōu)化觸發(fā)器的輸入方程和輸出方程。

7．工藝映射：畫出電路由觸發(fā)器、與門、或門和反向器所組成的邏輯圖。將這個邏輯圖轉(zhuǎn)換為由有效的觸發(fā)器和門工藝組成的新的邏輯圖。

8．驗證：驗證最終設(shè)計的正確性。

為了方便起見，我們一般都省略步驟7即工藝映射，而在示意圖中僅使用觸發(fā)器、與門、或門和反向器。

數(shù)字電路的組成：組合邏輯 寄存器（觸發(fā)器）。組合邏輯就是由基本門組成的函數(shù)，其輸出只會跟當前的輸入有關(guān)，在上面的例子中，第一個圖就是組合邏輯，只完成邏輯運算；而時序電路除了包含基本門之外，還包含存儲元件用例保存過去的信息，時序電路的穩(wěn)態(tài)輸出不僅取決于當前的輸入，還與過去的輸入所形成狀態(tài)有關(guān)。第二個圖就是時序電路，在完成邏輯運算的同時，還可以把處理結(jié)果暫存起來，用以下一次的運算。

從功能上來看，數(shù)字集成電路內(nèi)部可以分為數(shù)據(jù)通路（Data-path，也稱為數(shù)據(jù)路徑）和控制邏輯兩大部分。這兩大部分都是由大量的時序邏輯電路集成的，而且絕大部分都是同步的時序電路，因為時序電路被多個觸發(fā)器或寄存器分成若干節(jié)點，而這些觸發(fā)器在時鐘的控制下會按同樣的節(jié)拍來工作，可以簡化設(shè)計。在長期的設(shè)計過程中，已經(jīng)積累了很多標準的通用單元，比如選擇器（也叫多路器，可以從多個輸入數(shù)據(jù)中選一個輸出）、比較器（用于比較兩個數(shù)的大?。⒓臃ㄆ?、乘法器、移位寄存器等等，這些單元電路形狀規(guī)則，便于集成（這也是數(shù)字電路在集成電路中得到更好的發(fā)展的原因）。這些單元按設(shè)計要求連接在一起，形成數(shù)據(jù)通路，待處理的數(shù)據(jù)從輸入端經(jīng)過這條通路到輸出端，便得到處理后的結(jié)果。同時，還需要由專門設(shè)計的控制邏輯，控制數(shù)據(jù)通路的各組成部件，按各自的功能要求和特定的時序關(guān)系和來配合工作。