時(shí)序電路設(shè)計(jì)步驟

下面提到的時(shí)序電路的設(shè)計(jì)步驟與組合電路類似，但還需要一些額外的步驟。

1．規(guī)格說(shuō)明書(shū)：如果沒(méi)有，先寫出電路的規(guī)格說(shuō)明書(shū)。

2．系統(tǒng)描述：從問(wèn)題的陳述中得出狀態(tài)圖或狀態(tài)表。

3．狀態(tài)賦值：如果通過(guò)步驟1中只能得到狀態(tài)圖，則在從狀態(tài)圖中得到狀態(tài)表。并未狀態(tài)表中的每個(gè)狀態(tài)賦二進(jìn)制代碼。

4．得到觸發(fā)器的輸入方程：選擇一種或多種類型的觸發(fā)器，通過(guò)已經(jīng)編碼的狀態(tài)表中的下一狀態(tài)得到觸發(fā)器的狀態(tài)方程。

5．得到輸出方程：通過(guò)狀態(tài)表中的輸出信號(hào)欄得到輸出方程。

6．優(yōu)化：優(yōu)化觸發(fā)器的輸入方程和輸出方程。

7．工藝映射：畫(huà)出電路由觸發(fā)器、與門、或門和反向器所組成的邏輯圖。將這個(gè)邏輯圖轉(zhuǎn)換為由有效的觸發(fā)器和門工藝組成的新的邏輯圖。

8．驗(yàn)證：驗(yàn)證最終設(shè)計(jì)的正確性。

為了方便起見(jiàn)，我們一般都省略步驟7即工藝映射，而在示意圖中僅使用觸發(fā)器、與門、或門和反向器。

鐘控時(shí)序邏輯電路的設(shè)計(jì)從一組規(guī)格說(shuō)明書(shū)開(kāi)始，繼而得到邏輯圖或一系列布爾函數(shù)，再?gòu)闹猩蛇壿媹D。時(shí)序電路和組合電路的不同之處在于，組合電路定義完全由真值表定義，而時(shí)序邏輯電路需要用狀態(tài)表定義。所以，時(shí)序電路設(shè)計(jì)的第一步就是得到狀態(tài)，或和狀態(tài)具有相同信息表達(dá)能力的其它邏輯表示形式，如狀態(tài)圖等。

同步時(shí)序電路是由觸發(fā)器和組合門組成的。電路設(shè)計(jì)包括選擇觸發(fā)器和設(shè)計(jì)組合邏輯結(jié)構(gòu)，保證這個(gè)組合邏輯結(jié)構(gòu)和觸發(fā)器組成的電路可以實(shí)現(xiàn)狀態(tài)規(guī)格說(shuō)明書(shū)中的預(yù)期目標(biāo)。所需觸發(fā)器的最小個(gè)數(shù)是由電路狀態(tài)的個(gè)數(shù)決定的；n個(gè)觸發(fā)器可以表示2^n個(gè)二進(jìn)制狀態(tài)。組合電路是通過(guò)計(jì)算觸發(fā)器的輸入方程和輸出方程從狀態(tài)表中得到的。實(shí)際上，一旦觸發(fā)器的類型和數(shù)量確定或，設(shè)計(jì)步驟就由對(duì)一個(gè)時(shí)序電路的設(shè)計(jì)轉(zhuǎn)換為一個(gè)組合電路的設(shè)計(jì)。用這種方法，就可以使用組合電路設(shè)計(jì)技術(shù)。

時(shí)序電路的行為是由輸入、輸出和電路當(dāng)前狀態(tài)決定的。輸出和下一狀態(tài)是輸入和當(dāng)前狀態(tài)的函數(shù)。通過(guò)對(duì)時(shí)序電路進(jìn)行分析，可以得到關(guān)于輸入、輸出和狀態(tài)三者的時(shí)序的一個(gè)合理描述。

如果一個(gè)電路包含這樣的觸發(fā)器，該觸發(fā)器的時(shí)鐘輸入是直接驅(qū)動(dòng)或者有一個(gè)時(shí)鐘信號(hào)間接驅(qū)動(dòng)的，同時(shí)這個(gè)電路在正常執(zhí)行時(shí)不需加載直接置位和間接置位，那么我們就稱這個(gè)電路為同步時(shí)序電路。觸發(fā)器可以是任何類型的，邏輯圖可以包括也可以不包括組合邏輯。

時(shí)序電路輸入方程

時(shí)序電路的邏輯圖通常包括觸發(fā)器和組合門。我們所使用地觸發(fā)器類型和組合電路的一系列布爾函數(shù)為我們提供了繪制時(shí)序電路邏輯圖所需要的全部信息。在組合邏輯電路中，觸發(fā)器輸入信號(hào)的產(chǎn)生，可以用一系列的布爾函數(shù)描述，我們稱這些布爾函數(shù)為觸發(fā)器的輸入方程（flip-flop input equation)。在這里，我們同樣將采用傳統(tǒng)的表示方法，使用觸發(fā)器的輸入符號(hào)作為觸發(fā)器輸入方程中的變量，使用觸發(fā)器的輸出符號(hào)作為變量下標(biāo)。在組合電路中，觸發(fā)器的輸入方程是一系列 布爾表達(dá)式，下表變量是組合電路的輸出符號(hào)。因?yàn)樵陔娐分杏|發(fā)器的輸出端始終與輸入端相連，所以命名為“觸發(fā)器的輸入方程”。

觸發(fā)器輸入方程為指定時(shí)序電路的邏輯圖提供了一種間接的代數(shù)表達(dá)方法。這些方程的字母符號(hào)隱含了所用的觸發(fā)器的類型，同時(shí)完全確定了驅(qū)動(dòng)觸發(fā)器的組合邏輯電路。時(shí)間變量在觸發(fā)器輸入方程中沒(méi)有指明，但是已經(jīng)暗含在觸發(fā)器C輸入端的時(shí)鐘之中。

時(shí)序電路狀態(tài)表

時(shí)序電路的輸入、輸出和觸發(fā)器的狀態(tài)之間的函數(shù)關(guān)系可以用狀態(tài)表(state table)列舉出來(lái)。狀態(tài)表包括四個(gè)部分，分別標(biāo)記為當(dāng)前狀態(tài)(present state)、輸入(input)、下一狀態(tài)(next state)和輸出(output)。當(dāng)前狀態(tài)表示觸發(fā)器A和B在任意給定時(shí)刻t的狀態(tài)。輸入部分表示在每個(gè)可能的當(dāng)前狀態(tài)下的輸入X值。注意，對(duì)于每種可能的輸入組合，每個(gè)當(dāng)前狀態(tài)都不斷重復(fù)出現(xiàn)。下一狀態(tài)表示觸發(fā)器在一個(gè)時(shí)鐘周期后的狀態(tài)，即t 1時(shí)刻的狀態(tài)。輸出部分表示t時(shí)刻在給定的當(dāng)前狀態(tài)和輸入組合下輸出Y值。

由此推導(dǎo)出的狀態(tài)表包括了所有可能的當(dāng)前狀態(tài)和輸入信號(hào)的二進(jìn)制組合。

時(shí)序電路狀態(tài)圖

狀態(tài)表中的有用信息可以通過(guò)狀態(tài)圖以圖形化的方式表現(xiàn)出來(lái)。在狀態(tài)圖中，狀態(tài)用圓圈表示，狀態(tài)之間的轉(zhuǎn)換用連接這些圓圈的有向線段表示。狀態(tài)圖是通過(guò)狀態(tài)表直接得到的，與狀態(tài)表提供了相同的信息。每個(gè)圓圈內(nèi)的二進(jìn)制數(shù)值定義了觸發(fā)器的一個(gè)狀態(tài)。在米粒型電路中，狀態(tài)轉(zhuǎn)換的有向線段上都標(biāo)記了兩個(gè)二進(jìn)制數(shù)值，它們之間用斜線隔開(kāi)，斜線前面的數(shù)值表示當(dāng)前狀態(tài)的輸入，斜線后面的數(shù)值表示當(dāng)前狀態(tài)和給定輸入下的輸出。一個(gè)連接到自身圓圈的有向線段意味著沒(méi)有發(fā)生狀態(tài)轉(zhuǎn)換。穆?tīng)栃碗娐吩跔顟B(tài)轉(zhuǎn)換的有向線段上沒(méi)有斜線，取而代之的是，輸出是在圓圈中狀態(tài)值下的斜線下表示出來(lái)的。在狀態(tài)圖中，每個(gè)狀態(tài)的轉(zhuǎn)換有兩個(gè)輸入條件，用都點(diǎn)分開(kāi)。當(dāng)有兩個(gè)輸入變量時(shí)，每個(gè)狀態(tài)可能要有四個(gè)有向線段從響應(yīng)的狀態(tài)圖中發(fā)出，這要依賴于狀態(tài)的數(shù)量和每個(gè)輸入組合的下一個(gè)狀態(tài)。

除了表示方式不同，狀態(tài)表和狀態(tài)圖是沒(méi)有區(qū)別的。狀態(tài)表易于從給定的邏輯圖和輸入方程中得出，而狀態(tài)圖可以直接從狀態(tài)表中得出。狀態(tài)圖給出了狀態(tài)的圖形化表示，更便于我們理解電路的操作過(guò)程。

雖然組合邏輯電路能夠很好地處理像加、減等這樣的操作，但是要單獨(dú)使用組合邏輯電路，使操作按照一定的順序執(zhí)行，需要串聯(lián)起許多組合邏輯電路，而要通過(guò)硬件實(shí)現(xiàn)這種電路代價(jià)是很大的，并且靈活性也很差。為了實(shí)現(xiàn)一種有效而且靈活的操作序列，我們需要構(gòu)造一種能夠存儲(chǔ)各種操作之間的信息的電路，我們稱這種電路為時(shí)序電路。

組合電路和存儲(chǔ)元件互聯(lián)后組成了時(shí)序電路。存儲(chǔ)元件是能夠存儲(chǔ)二進(jìn)制信息的電路。存儲(chǔ)元件在某一時(shí)刻存儲(chǔ)的二進(jìn)制信息定義為該時(shí)刻存儲(chǔ)元件的狀態(tài)。時(shí)序電路通過(guò)其輸入端從周圍接受二進(jìn)制信息。時(shí)序電路的輸入以及存儲(chǔ)元件的當(dāng)前狀態(tài)共同決定了時(shí)序電路輸出的二進(jìn)制數(shù)據(jù)，同時(shí)它們也確定了存儲(chǔ)元件的下一個(gè)狀態(tài)。時(shí)序電路的輸出不僅僅是輸入的函數(shù)，而且也是存儲(chǔ)元件的當(dāng)前狀態(tài)的函數(shù)。存儲(chǔ)元件的下一個(gè)狀態(tài)也是輸入以及當(dāng)前狀態(tài)的函數(shù)。因此，時(shí)序電路可以由輸入、內(nèi)部狀態(tài)和輸出構(gòu)成的時(shí)間序列完全確定。

邏輯設(shè)計(jì)領(lǐng)域主要有兩種類型的時(shí)序電路，它們分類的標(biāo)準(zhǔn)取決于我們觀察到的輸入信息的時(shí)機(jī)和內(nèi)部狀態(tài)改變的時(shí)機(jī)。同步時(shí)序電路 （synchronous sequential circuit）的行為可以根據(jù)其在離散的時(shí)間點(diǎn)上的信號(hào)信息來(lái)定義。而 異步時(shí)序電路（asynchronous sequential circuit)的行為則取決于任意時(shí)刻的輸入信號(hào)以及輸入信號(hào)在連續(xù)的時(shí)間內(nèi)變化的順序。

時(shí)序電路的特點(diǎn)是：輸出不僅取決于當(dāng)時(shí)的輸入值，而且還與電路過(guò)去的狀態(tài)有關(guān)。它類似于含儲(chǔ)能元件的電感或電容的電路，如觸發(fā)器、鎖存器、計(jì)數(shù)器、移位寄存器、存儲(chǔ)器等電路都是時(shí)序電路的典型器件，時(shí)序邏輯電路的狀態(tài)是由存儲(chǔ)電路來(lái)記憶和表示的。

數(shù)字電路的組成：組合邏輯 寄存器（觸發(fā)器）。組合邏輯就是由基本門組成的函數(shù)，其輸出只會(huì)跟當(dāng)前的輸入有關(guān)，在上面的例子中，第一個(gè)圖就是組合邏輯，只完成邏輯運(yùn)算；而時(shí)序電路除了包含基本門之外，還包含存儲(chǔ)元件用例保存過(guò)去的信息，時(shí)序電路的穩(wěn)態(tài)輸出不僅取決于當(dāng)前的輸入，還與過(guò)去的輸入所形成狀態(tài)有關(guān)。第二個(gè)圖就是時(shí)序電路，在完成邏輯運(yùn)算的同時(shí)，還可以把處理結(jié)果暫存起來(lái)，用以下一次的運(yùn)算。

從功能上來(lái)看，數(shù)字集成電路內(nèi)部可以分為數(shù)據(jù)通路（Data-path，也稱為數(shù)據(jù)路徑）和控制邏輯兩大部分。這兩大部分都是由大量的時(shí)序邏輯電路集成的，而且絕大部分都是同步的時(shí)序電路，因?yàn)闀r(shí)序電路被多個(gè)觸發(fā)器或寄存器分成若干節(jié)點(diǎn)，而這些觸發(fā)器在時(shí)鐘的控制下會(huì)按同樣的節(jié)拍來(lái)工作，可以簡(jiǎn)化設(shè)計(jì)。在長(zhǎng)期的設(shè)計(jì)過(guò)程中，已經(jīng)積累了很多標(biāo)準(zhǔn)的通用單元，比如選擇器（也叫多路器，可以從多個(gè)輸入數(shù)據(jù)中選一個(gè)輸出）、比較器（用于比較兩個(gè)數(shù)的大小）、加法器、乘法器、移位寄存器等等，這些單元電路形狀規(guī)則，便于集成（這也是數(shù)字電路在集成電路中得到更好的發(fā)展的原因）。這些單元按設(shè)計(jì)要求連接在一起，形成數(shù)據(jù)通路，待處理的數(shù)據(jù)從輸入端經(jīng)過(guò)這條通路到輸出端，便得到處理后的結(jié)果。同時(shí)，還需要由專門設(shè)計(jì)的控制邏輯，控制數(shù)據(jù)通路的各組成部件，按各自的功能要求和特定的時(shí)序關(guān)系和來(lái)配合工作。