數(shù)字邏輯電路

第1章 數(shù)字邏輯的基礎(chǔ)知識(shí)

引言

1.1 數(shù)字電路的信號(hào)

1.1.1 模擬量與數(shù)字量

模擬量是指變量在一定范圍連續(xù)變化的量;也就是在一定范圍(定義域)內(nèi)可以取任意值。數(shù)字量是分立量不是連續(xù)變化量只能取幾個(gè)分立值二進(jìn)制數(shù)字變量只能取兩個(gè)值。

數(shù)字量是物理量的一種。一類物理量的變化在時(shí)間上和數(shù)量上都是離散的。它們的變化在時(shí)間上是不連續(xù)的，總是發(fā)生在一系列離散的瞬間。同時(shí)，它們的數(shù)值大小和每次的增減變化都是某一個(gè)最小數(shù)量單位的整數(shù)倍，而小于這個(gè)最小數(shù)量單位的數(shù)值沒有任何物理意義。這一類物理量叫做數(shù)字量。

1.1.2 數(shù)字電路及其信號(hào)

用數(shù)字信號(hào)完成對數(shù)字量進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算的電路稱為數(shù)字電路，或數(shù)字系統(tǒng)。由于它具有邏輯運(yùn)算和邏輯處理功能，所以又稱數(shù)字邏輯電路?，F(xiàn)代的數(shù)字電路由半導(dǎo)體工藝制成的若干數(shù)字集成器件構(gòu)造而成。邏輯門是數(shù)字邏輯電路的基本單元。存儲(chǔ)器是用來存儲(chǔ)二值數(shù)據(jù)的數(shù)字電路。從整體上看，數(shù)字電路可以分為組合邏輯電路和時(shí)序邏輯電路兩大類。

1.2 數(shù)字電路所用的數(shù)制

1.2.1 進(jìn)制數(shù)

1.2.2 十進(jìn)制數(shù)和二進(jìn)制數(shù)間的互相轉(zhuǎn)換

1.2.3 八進(jìn)制數(shù)和十六進(jìn)制數(shù)

1.3 數(shù)字電路常用的碼制與編碼

1.3.1 原碼、反碼和補(bǔ)碼

原碼(true form)是一種計(jì)算機(jī)中對數(shù)字的二進(jìn)制定點(diǎn)表示方法。原碼表示法在數(shù)值前

增加了一位符號(hào)位(即最高位為符號(hào)位):正數(shù)該位為0，負(fù)數(shù)該位為1(0有兩種表示:+0和-0)，其余位表示數(shù)值的大小。

所謂原碼就是二進(jìn)制定點(diǎn)表示法，即最高位為符號(hào)位，"0"表示正，"1"表示負(fù)，其余位表示數(shù)值的大小。

反碼表示法規(guī)定:正數(shù)的反碼與其原碼相同;負(fù)數(shù)的反碼是對其原碼逐位取反，但符號(hào)位除外。

原碼10010= 反碼11101 (10010，1為符號(hào)碼，故為負(fù))

補(bǔ)碼(two's complement) 1、在計(jì)算機(jī)系統(tǒng)中，數(shù)值一律用補(bǔ)碼來表示(存儲(chǔ))。 主要原因:使用補(bǔ)碼，可以將符號(hào)位和其它位統(tǒng)一處理;同時(shí)，減法也可按加法來處理。另外，兩個(gè)用補(bǔ) 碼表示的數(shù)相加時(shí)，如果最高位(符號(hào)位)有進(jìn)位，則進(jìn)位被舍棄。 2、補(bǔ)碼與原碼的轉(zhuǎn)換過程幾乎是相同的。

1.3.2 BCD碼(二-十進(jìn)制編碼)

1.3.3格雷(IGray)碼

1.4 邏輯代數(shù)基本知識(shí)

1.4.1 基本運(yùn)算

1.4.2 復(fù)合運(yùn)算

1.4.3 邏輯代數(shù)的定律

1.4.4 邏輯函數(shù)的標(biāo)準(zhǔn)形式

1.4.5 邏輯函數(shù)的化簡

本章小結(jié)

思考題及習(xí)題

第2章 晶體管開關(guān)及門電路

引言

2.1 晶體管的開關(guān)特性及簡單門電路

2.1.1 二極管的開關(guān)特性

2.1.2 雙極晶體管的開關(guān)特性

2.1.3 MOS管的開關(guān)特性

2.1.4 分立元件構(gòu)成的門電路

2.2 TTL(三極管-三極管邏輯)門電路

2.2.1 TTL與非門的電路結(jié)構(gòu)與工作原理

2.2.2 TTL與非門的特性

2.2.3 其他類型TTL門電路

2.2.4 TTL集成電路的系列產(chǎn)品

2.3 其他類型雙極型數(shù)字集成電路

2.3.1 ECL(發(fā)射極耦合邏輯)門電路

2.3.2 IIL(集成注入邏輯)門電路

2.4 CMOS集成門電路

2.4.1 CMOS反相器的電路結(jié)構(gòu)和工作原理

2.4.2 CMOS反相器的輸入特性和輸出特性

2.4.3 其他CMOS集成門電路

2.4.4 TTL電路與CMOS電路間的連接

2.4.5 低電壓CMOS電路及邏輯電平轉(zhuǎn)換器

2.4.6 CMOS集成電路系列產(chǎn)品

2.4.7 CMOS集成電路使用注意事項(xiàng)

本章小結(jié)

思考題及習(xí)題

第3章 組合邏輯電路

引言

3.1 組合邏輯電路的一般分析與設(shè)計(jì)

3.1.1 組合邏輯電路的一般分析

3.1.2 組合邏輯電路的設(shè)計(jì)(用門電路)

3.2 常用組合邏輯電路及其中規(guī)模集成器件

3.2.1加法器

加法器是產(chǎn)生數(shù)的和的裝置。加數(shù)和被加數(shù)為輸入，和數(shù)與進(jìn)位為輸出的裝置為半加器。若加數(shù)、被加數(shù)與低位的進(jìn)位數(shù)為輸入，而和數(shù)與進(jìn)位為輸出則為全加器。常用作計(jì)算機(jī)算術(shù)邏輯部件，執(zhí)行邏輯操作、移位與指令調(diào)用。在電子學(xué)中，加法器是一種數(shù)位電路，其可進(jìn)行數(shù)字的加法計(jì)算。在現(xiàn)代的電腦中，加法器存在于算術(shù)邏輯單元(ALU)之中。加法器可以用來表示各種數(shù)值，如:BCD、加三碼，主要的加法器是以二進(jìn)制作運(yùn)算。由于負(fù)數(shù)可用二的補(bǔ)數(shù)來表示，所以加減器也就不那么必要。

3.2.2編碼器

3.2.3 譯碼器及數(shù)據(jù)分配器

3.2.4 數(shù)據(jù)選擇器

3.2.5 圖案移位器

3.2.6 數(shù)碼比較器

3.2.7 奇偶校驗(yàn)碼的產(chǎn)生器/校驗(yàn)器

3.3 用中規(guī)模集成器件設(shè)計(jì)組合邏輯電路

3.3.1 用數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏輯電路

3.3.2 用譯碼器、加法器實(shí)現(xiàn)組合邏輯電路

3.4 組合邏輯電路的冒險(xiǎn)

3.4.1 競爭與冒險(xiǎn)現(xiàn)象

3.4.2 冒險(xiǎn)的判斷、避免及消除

本章小結(jié)

思考題及習(xí)題

第4章 觸發(fā)器與波形變換、產(chǎn)生電路

引言

4.1 脈沖信號(hào)

4.1.1 脈沖信號(hào)的描述

4.1.2 波形的產(chǎn)生與變換

4.2 觸發(fā)器

4.2.1 基本RS觸發(fā)器

4.2.2 同步RS觸發(fā)器

4.2.3 主從延遲型JK觸發(fā)器

4.2.4 邊沿型D觸發(fā)器

4.2.5 邊沿型JK觸發(fā)器

4.2.6 觸發(fā)器的類型

4.2.7 各類觸發(fā)器的開關(guān)工作特性及抗干擾能力比較

4.3施密特電路

4.3.1 用門電路組成的施密特電路

4.3.2 集成施密特電路

4.3.3 施密特電路的應(yīng)用

4.4 單穩(wěn)態(tài)電路

4.4.1 用門電路組成的單穩(wěn)態(tài)電路

4.4.2 集成單穩(wěn)態(tài)電路

4.4.3 單穩(wěn)態(tài)電路的應(yīng)用

4.5 多諧振蕩器

4.5.1 用門電路組成的多諧振蕩器

4.5.2 用施密特電路構(gòu)成的多諧振蕩器

4.5.3 石英晶體多諧振蕩器

4.6 555集成定時(shí)器

4.6.1 555集成定時(shí)器的工作原理

4.6.2 555集成定時(shí)器的應(yīng)用舉例

本章小結(jié)

思考題及習(xí)題

第5章 時(shí)序邏輯電路

引言

5.1 時(shí)序邏輯電路的基本概念

5.2 時(shí)序邏輯電路的描述

5.3 鎖存器、寄存器、移位寄存器

5.3.1 鎖存器

5.3.2 寄存器

5.3.3 移位寄存器

5.3.4 寄存器的應(yīng)用

5.4 計(jì)數(shù)器

5.4.1 同步計(jì)數(shù)器

5.4.2 異步計(jì)數(shù)器

5.4.3 N進(jìn)制計(jì)數(shù)器

5.4.4 計(jì)數(shù)器的應(yīng)用實(shí)例

5.5 時(shí)序邏輯電路的設(shè)計(jì)

5.5.1 原始狀態(tài)圖和原始狀態(tài)表的建立

5.5.2 狀態(tài)化筒

5.5.3 狀態(tài)分配

5.5.4 狀態(tài)轉(zhuǎn)移和激勵(lì)列表

5.5.5 激勵(lì)方程和輸出方程

5.5.6 邏輯圖

5.5.7 輸出與輸入之間的關(guān)系

5.5.8 自啟動(dòng)與非自啟動(dòng)

5.5.9 異步時(shí)序邏輯電路的設(shè)計(jì)

5.5.10 輸出方波的奇數(shù)分頻器

5.6 序列信號(hào)發(fā)生器

5.6.1 移存器型序列信號(hào)發(fā)生器

5.6.2 計(jì)數(shù)器型序列信號(hào)發(fā)生器

5.6.3 LFSR(線性反饋移存器)型序列信號(hào)發(fā)生器

本章小結(jié)

思考題及習(xí)題

第6章 存儲(chǔ)器與可編程邏輯器件

引言

6.1 存儲(chǔ)器

6.1.1 SAM(順序存取存儲(chǔ)器)

6.1.2 RAM(隨機(jī)存取存儲(chǔ)器)

6.1.3 ROM(只讀存儲(chǔ)器)

6.2 可編程邏輯器件

6.2.1 可編程器件的邏輯表示法

6.2.2 簡單可編程邏輯器件

6.2.3 高密度可編程邏輯器件

6.2.4Altera公司的開發(fā)系統(tǒng)QuartusⅡ

本章小結(jié)

思考題及習(xí)題

第7章 硬件描述語言(VHDL)

引言

7.1 VHDL程序的組成

7.1.1 實(shí)體

7.1.2 構(gòu)造體

7.1.3 包集合

7.1.4 庫

7.1.5 配置

7.2 VHDL的標(biāo)識(shí)符、客體、數(shù)據(jù)類型和操作符

7.2.1 VHDL的標(biāo)識(shí)符

7.2.2 VHDL的客體

7.2.3 VHDL的數(shù)據(jù)類型

7.2.4 子類型

7.2.5 屬性

7.2.6 VHDL的運(yùn)算操作符

7.3 VHDL構(gòu)造體的描述方法

7.3.1 順序描述語句

7.3.2 并發(fā)描述語句

7.3.3 斷言語句

7.4 數(shù)字電路的VHDL設(shè)計(jì)舉例

7.4.1 基本邏輯門的VHDL設(shè)計(jì)源文件

7.4.2 組合邏輯電路的VHDL設(shè)計(jì)源文件

7.4.3 時(shí)序邏輯電路的VHDL設(shè)計(jì)

7.4.4 只讀存儲(chǔ)器(ROM)的VHDL設(shè)計(jì)

本章小結(jié)

思考題及習(xí)題

第8章 可測性設(shè)計(jì)及邊界掃描技術(shù)

引言

8.1 概述

8.2 可測性設(shè)計(jì)

8.2.1 特定設(shè)計(jì)

8.2.2 結(jié)構(gòu)設(shè)計(jì)

8.3 邊界掃描測試BST

8.3.1 邊界掃描設(shè)計(jì)基本結(jié)構(gòu)

8.3.2 邊界掃描測試的工作方式

8.3.3 邊界掃描單元的級(jí)聯(lián)

8.3.4 邊界掃描描述語言(BSDL)

本章小結(jié)

思考題及習(xí)題

第9章 數(shù)模與模數(shù)轉(zhuǎn)換

引言

9.1 D/A轉(zhuǎn)換器

9.1.1 D/A轉(zhuǎn)換器的基本工作原理

9.1.2 二進(jìn)制權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器

9.1.3 倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器

9.1.4 權(quán)電流型D/A轉(zhuǎn)換器

9.1.5 D/A轉(zhuǎn)換器的主要性能參數(shù)

9.1.6 串行輸入的D/A轉(zhuǎn)換器

9.2 A/D轉(zhuǎn)換器

9.2.1 A/D轉(zhuǎn)換器的基本工作原理

9.2.2 并行比較型A/D轉(zhuǎn)換器

9.2.3 逐次漸近型A/D轉(zhuǎn)換器

9.2.4 積分型A/D轉(zhuǎn)換器

9.2.5 A/D轉(zhuǎn)換器的主要技術(shù)指標(biāo)

9.2.6 串行輸出的A/D轉(zhuǎn)換器

9.3 D/A轉(zhuǎn)換器和A/D轉(zhuǎn)換器的應(yīng)用

9.3.1 D/A轉(zhuǎn)換器應(yīng)用舉例

9.3.2 A/D轉(zhuǎn)換器應(yīng)用舉例

本章小結(jié)

思考題及習(xí)題

附錄1 邏輯函數(shù)列表化簡法C語言源程序

附錄2 國家標(biāo)準(zhǔn)圖形符號(hào)簡表

附錄3 英漢名詞對照(以英文字母為序)

主要參考文獻(xiàn)

1.1 概述 （1）

1.1.1 模擬電子技術(shù)和數(shù)字電子技術(shù) （1）

1.1.2 脈沖信號(hào)和數(shù)字信號(hào) （1）

1.1.3 數(shù)字電路的特點(diǎn) （2）

1.2 數(shù)制及其轉(zhuǎn)換 （2）

1.3 編碼 （5）

1.3.1 二-十進(jìn)制編碼 （5）

1.3.2 字符編碼 （6）

本章小結(jié) （7）

思考題和習(xí)題 （7）

第2章 邏輯代數(shù)和硬件描述語言基礎(chǔ) （9）

2.1 邏輯代數(shù)基本概念 （9）

2.1.1 邏輯常量和邏輯變量 （9）

2.1.2 基本邏輯和復(fù)合邏輯 （9）

2.1.3 邏輯函數(shù)的表示方法 （13）

2.1.4 邏輯函數(shù)的相等 （15）

2.2 邏輯代數(shù)的運(yùn)算法則 （16）

2.2.1 邏輯代數(shù)的基本公式 （16）

2.2.2 邏輯代數(shù)的基本定理 （16）

2.2.3 邏輯代數(shù)的常用公式 （17）

2.2.4 異或運(yùn)算公式 （19）

2.3 邏輯函數(shù)的表達(dá)式 （19）

2.3.1 邏輯函數(shù)常用表達(dá)式 （19）

2.3.2 邏輯函數(shù)的標(biāo)準(zhǔn)表達(dá)式 （20）

2.4 邏輯函數(shù)的簡化法 （22）

2.4.1 邏輯函數(shù)簡化的意義 （22）

2.4.2 邏輯函數(shù)的公式簡化法 （23）

2.4.3 邏輯函數(shù)的卡諾圖簡化法 （24）

2.5 Verilog HDL基礎(chǔ) （28）

2.5.1 Verilog HDL設(shè)計(jì)模塊的基本結(jié)構(gòu) （29）

2.5.2 Verilog HDL的詞法 （30）

2.5.3 Verilog HDL的語句 （36）

2.5.4 不同抽象級(jí)別的Verilog HDL模型 （41）

本章小結(jié) （42）

思考題和習(xí)題 （43）

第3章 門電路 （45）

3.1 概述 （45）

3.2 晶體二極管和三極管的開關(guān)特性 （46）

3.2.1 晶體二極管的開關(guān)特性 （46）

3.2.2 晶體三極管的開關(guān)特性 （50）

3.3 分立元件門 （54）

3.3.1 二極管與門 （54）

3.3.2 二極管或門 （55）

3.3.3 三極管非門 （56）

3.3.4 復(fù)合邏輯門 （56）

3.3.5 正邏輯和負(fù)邏輯 （58）

3.4 TTL集成門 （58）

3.4.1 TTL集成與非門 （59）

3.4.2 TTL與非門的外部特性 （60）

3.4.3 TTL與非門的主要參數(shù) （64）

3.4.4 TTL與非門的改進(jìn)電路 （65）

3.4.5 TTL其他類型的集成電路 （66）

3.4.6 TTL集成電路多余輸入端的處理 （68）

3.4.7 TTL電路的系列產(chǎn)品 （69）

3.5 其他類型的雙極型集成電路 （69）

3.5.1 ECL電路 （69）

3.5.2 I2L電路 （70）

3.6 MOS集成門 （70）

3.6.1 MOS管 （70）

3.6.2 MOS反相器 （72）

3.6.3 MOS門 （74）

3.6.4 CMOS門的外部特性 （77）

3.7 基于Verilog HDL的門電路設(shè)計(jì) （78）

3.7.1 用assign語句建模方法實(shí)現(xiàn)門電路的描述 （79）

3.7.2 用門級(jí)元件例化建模方式來描述門電路 （80）

本章小結(jié) （81）

思考題和習(xí)題 （81）

第4章 組合邏輯電路 （85）

4.1 概述 （85）

4.1.1 組合邏輯電路的結(jié)構(gòu)和特點(diǎn) （85）

4.1.2 組合邏輯電路的分析方法 （85）

4.1.3 組合邏輯電路的設(shè)計(jì)方法 （86）

4.2 若干常用的組合邏輯電路 （90）

4.2.1 算術(shù)運(yùn)算電路 （90）

4.2.2 編碼器 （92）

4.2.3 譯碼器 （94）

4.2.4 數(shù)據(jù)選擇器 （98）

4.2.5 數(shù)值比較器 （101）

4.2.6 奇偶校驗(yàn)器 （102）

4.3 組合邏輯電路設(shè)計(jì) （104）

4.3.1 采用中規(guī)模集成部件實(shí)現(xiàn)組合邏輯電路 （104）

4.3.2 基于Verilog HDL的組合邏輯電路的設(shè)計(jì) （109）

4.4 組合邏輯電路的競爭-冒險(xiǎn)現(xiàn)象 （119）

本章小結(jié) （121）

思考題和習(xí)題 （121）

第5章 觸發(fā)器 （125）

5.1 概述 （125）

5.2 基本RS觸發(fā)器 （125）

5.2.1 由與非門構(gòu)成的基本RS觸發(fā)器 （126）

5.2.2 由或非門構(gòu)成的基本RS觸發(fā)器 （127）

5.3 鐘控觸發(fā)器 （129）

5.4 集成觸發(fā)器 （133）

5.4.1 主從JK觸發(fā)器 （133）

5.4.2 邊沿JK觸發(fā)器 （135）

5.4.3 維持-阻塞結(jié)構(gòu)集成觸發(fā)器 （136）

5.5 觸發(fā)器之間的轉(zhuǎn)換 （137）

5.6 基于Verilog HDL的觸發(fā)器設(shè)計(jì) （139）

5.6.1 基本RS觸發(fā)器的設(shè)計(jì) （139）

5.6.2 D鎖存器的設(shè)計(jì) （140）

5.6.3 D觸發(fā)器的設(shè)計(jì) （141）

5.6.4 JK觸發(fā)器的設(shè)計(jì) （142）

本章小結(jié) （143）

思考題和習(xí)題 （143）

第6章 時(shí)序邏輯電路 （146）

6.1 概述 （146）

6.2 寄存器和移位寄存器 （149）

6.2.1 寄存器 （149）

6.2.2 移位寄存器 （149）

6.2.3 集成移位寄存器 （151）

6.3 計(jì)數(shù)器 （153）

6.3.1 同步計(jì)數(shù)器的分析 （153）

6.3.2 異步計(jì)數(shù)器的分析 （156）

6.3.3 集成計(jì)數(shù)器 （160）

6.4 時(shí)序邏輯電路的設(shè)計(jì) （163）

6.4.1 同步計(jì)數(shù)器的設(shè)計(jì) （164）

6.4.2 異步計(jì)數(shù)器的設(shè)計(jì) （167）

6.4.3 移存型計(jì)數(shù)器的設(shè)計(jì) （170）

6.4.4 一般同步時(shí)序邏輯電路的設(shè)計(jì) （173）

6.5 基于Verilog HDL的時(shí)序邏輯電路的設(shè)計(jì) （175）

6.5.1 數(shù)碼寄存器的設(shè)計(jì) （175）

6.5.2 移位寄存器的設(shè)計(jì) （177）

6.5.3 計(jì)數(shù)器的設(shè)計(jì) （178）

6.5.4 順序脈沖發(fā)生器的設(shè)計(jì) （181）

6.5.5 序列信號(hào)發(fā)生器的設(shè)計(jì) （182）

6.5.6 序列信號(hào)檢測器的設(shè)計(jì) （184）

本章小結(jié) （184）

思考題和習(xí)題 （185）

第7章 脈沖單元電路 （188）

7.1 概述 （188）

7.1.1 脈沖單元電路的分類、結(jié)構(gòu)和波形參數(shù) （188）

7.1.2 脈沖波形參數(shù)的分析方法 （189）

7.1.3 555定時(shí)器 （189）

7.2 施密特觸發(fā)器 （191）

7.2.1 用555定時(shí)器構(gòu)成施密特觸發(fā)器 （191）

7.2.2 集成施密特觸發(fā)器 （193）

7.3 單穩(wěn)態(tài)觸發(fā)器 （194）

7.3.1 用555定時(shí)器構(gòu)成單穩(wěn)態(tài)觸發(fā)器 （194）

7.3.2 集成單穩(wěn)態(tài)觸發(fā)器 （195）

7.4 多諧振蕩器 （198）

7.4.1 用555定時(shí)器構(gòu)成多諧振蕩器 （198）

7.4.2 用門電路構(gòu)成多諧振蕩器 （200）

7.4.3 石英晶體振蕩器 （201）

7.4.4 用施密特電路構(gòu)成多諧振蕩器 （201）

本章小結(jié) （202）

思考題和習(xí)題 （202）

第8章 數(shù)模和模數(shù)轉(zhuǎn)換 （204）

……

第9章 半導(dǎo)體存儲(chǔ)器

第10章 可編程邏輯器件

附錄A 國產(chǎn)半導(dǎo)體集成電路型號(hào)命名法（GB3430-82）

參考文獻(xiàn)

數(shù)字電路分析與設(shè)計(jì)是高等院校電子信息類專業(yè)必修的一門專業(yè)技術(shù)基礎(chǔ)課，主要介紹數(shù)字系統(tǒng)的基礎(chǔ)知識(shí)及應(yīng)用數(shù)字電路來對數(shù)字系統(tǒng)進(jìn)行分析和設(shè)計(jì)的基本理論與方法。

數(shù)字電子技術(shù)是當(dāng)前發(fā)展最快的學(xué)科之一。隨著集成電路工藝的不斷發(fā)展，數(shù)字集成器件已經(jīng)經(jīng)歷了從傳統(tǒng)的小規(guī)模集成電路到中大規(guī)模、超大規(guī)模集成電路的發(fā)展過程，特別是可編程邏輯器件的出現(xiàn)，為數(shù)字電路設(shè)計(jì)提供了更完善、更方便的器件。相應(yīng)地，數(shù)字電路的設(shè)計(jì)過程和設(shè)計(jì)方法也在不斷發(fā)展，因此對數(shù)字電路分析與設(shè)計(jì)課程的教學(xué)內(nèi)容、教學(xué)方法、教學(xué)手段以及教材也提出了新的要求。

本書在編寫過程中，以"保證基礎(chǔ)，突出重點(diǎn)，面向更新，聯(lián)系實(shí)際"為原則，注重培養(yǎng)學(xué)生分析問題、解決問題的能力。在確?；纠碚摗⒒靖拍?、基本方法的教學(xué)前提下，力求反映當(dāng)前數(shù)字電子技術(shù)的新發(fā)展，介紹目前普遍應(yīng)用的新器件、新技術(shù)和新方法。另外，為了方便讀者學(xué)習(xí)，在每章后面附有習(xí)題，其中部分習(xí)題有一定的深度，以幫助學(xué)生在深入掌握課程內(nèi)容的基礎(chǔ)上擴(kuò)展知識(shí)。

通過本書的學(xué)習(xí)，讀者可掌握數(shù)字電路的基本原理和分析和設(shè)計(jì)方法，能對常見的集成電路進(jìn)行分析、設(shè)計(jì)和應(yīng)用; 可初步掌握可編程邏輯器件的電路結(jié)構(gòu)特點(diǎn)、工作原理，能用可編程邏輯器件進(jìn)行電路設(shè)計(jì); 可掌握硬件描述語言VHDL的基本知識(shí)并用它來設(shè)計(jì)數(shù)字系統(tǒng)硬件電路。

本書共8章，由熊小君老師、馬然老師、王旭智老師、朱雯君老師和薛雷老師編寫，熊小君老師擔(dān)任主編。

由于編者水平有限，書中難免有錯(cuò)誤和不妥之處，懇請讀者批評指正。

編者2012年8月